SU782155A1 - Устройство преобразовани последовательного двоичного кода в код дес тичный - Google Patents

Устройство преобразовани последовательного двоичного кода в код дес тичный Download PDF

Info

Publication number
SU782155A1
SU782155A1 SU782698126A SU2698126A SU782155A1 SU 782155 A1 SU782155 A1 SU 782155A1 SU 782698126 A SU782698126 A SU 782698126A SU 2698126 A SU2698126 A SU 2698126A SU 782155 A1 SU782155 A1 SU 782155A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code
input
counter
pulses
pulse
Prior art date
Application number
SU782698126A
Other languages
English (en)
Inventor
Виктор Алексеевич Максимов
Евгений Владимирович Андреев
Владимир Павлович Быстров
Юрий Алексеевич Душкин
Анатолий Васильевич Кремнев
Борис Никифорович Кот
Юрий Евгеньевич Снетков
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU782698126A priority Critical patent/SU782155A1/ru
Application granted granted Critical
Publication of SU782155A1 publication Critical patent/SU782155A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА В КОД ДЕСЯТИЧНЫЙ
12
Изобретение относитс  к автоматике и электронно-вычислительной технике , технике регистрации и может быть использовано при построении преобразователей кодов в аппаратуре 5 обработки телеметрической информации.
Известно устройство преобразовани  последовательного двоичного кода в код дес тичный по авт. св. Ю № 403058, содержащее переключатель, элементы И, элементы ИЛИ, декадный счетчик импульса, генератор фиксированного числа импульсов, при этом первые входы элементов И подключены 5 к переключателю, вторые через элементы ИЛИ .- к генератору фиксированного числа импульсов, а выходы элементов И соединены с декадным счетчиком импульсов i .20
Недостатком описанного устройства  вл етс  замедленное врем  npiao6paэовани , обусловленное количеством разр дов в слове и его длительностью, временем счёта импульсов декгщным 25 счетчиком импульсов, формируемых по кгикдому разр ду входного последовательного кода.
Цель изобретени  - повышение быст .родействи  устройства.30
Указанна  цель достигаетс  тем, что в устройство преобразовани последовательного ДВО1ИЧНОГО кода в код дес тичный, содержащее переключатель, элементы И, элементы ИЛИ, декадный счетчик импульсов, генератор фиксированного числа импульсов, при этом первые входы элементов И подключены к переключателю, вторые через элементы ИЛИ - к генератору фиксированного числа импульсов, причем выходы элементов И соединены с Декадным счетчиком импульсов,введены регистр, формирователь последовательного кода, последовательно соединенные формирователи импульсов, вход первого из KOTop dx соединен с первым выходсм переключател , а выход - со счетньв входом декадного счетчика импульсов, выход второго формировател  импульсов - с управл ющим входом регистра, третьего с управл ющим входом формировател  последовательного кода и входом установки в нуль декадного счетчика импульсов, выходы которого соединены со входгши регистра, выходы которого  вл ютс  выходами параллельного кода и соединены со входами . формировател  последовательного кода/ ;выход которого  вл етс  выходом послёдовательного кода, и элемент за держки , вход которого соединен с информационной шиной, а выход - со входом линии задержки.
На чертежеизображена структурна  электрическа  схема устройства.
Устройство содержит переключатель 1, элементы 2-10 И, элементы 11-16 ИЛИ, линию 17 задержки, счетчик 18 декадных импульсов, формирователи 19-21 импульсов , регистр 22, формирователь 23 последовательного кода, элемент 24 задержки.
Устройство работает следующим образом .
В исходном состо нии содержимое счетчика 18 и регистра 22 соответствует предьвдущему значению входного кода (предыдущему значений п разр дного слова двоичного входного кода, преобразованного в дес тичный код), находитс  в нулевом положении и выдает на все элементы 2-10 запрет . На вход линии 17 задержки через элемент 24 поступают импульсы последовательного двоичного входного кода.
На вход переключател  1 поступают тактовые входные импульсы (ТИ), синхронно следующие с разр дами по ЪЛёйЬватель ногЬ вХоднбГо кода и перевод щие переключатель 1 последовательно в положени  1, 2 ... п, где п - число двоичных разр дов в преобразуемом входном слоее.
После прихода первого тактового импульса, синхронного с первым разр дом входного кода, переключатель 1 перебрасываетс  с нулевого в первое положение.
С первого выхода переключател  1 подаетс  напр жение разрешени  (первый стробирующиЗ импульс) на элемент 2. На элементы 3-10 вьщаетс  запрет. Попереднему фронту первого ст|ЕЗобйрующего импульса на входе формировател  19 с выходов последова-, тельно соединенной цепочки формирователей 19-21 выдаютс  сдвинутые относительно друг друга импульсы управлени .
С выхода формировател  19 сформированный импульс поступает на счетный вход счетчика 18, хран щего в сеёе предыдущее значение преобразованного входного кода, и измен ет его значение на единицу (увеличивает при работе с монотонно возрастающим , или уменьшает при работе с монотонно убывающим входным кодом). При этом значение счетчика 18 принимает значение эквивалентное значению Тходнбгбкода.
Выходной импульс с формировател 
20поступает на управл емый вход регистра 22, осуществл   запись в регистр 22.значени  кода счетчика 18,
Выходной импульс с формйрова:тел 
21поступает одновременно на сбро782155
совый вход счетчика 18, устанавлива  его в нулевое состо ние, и на вход формировател  23 в качестве сигнала на разрешение формировани  выходной структуры последовательного дес тичного кода.
Одновременно с первым тактовым импульсом через элемент 24 на вход линии 17 задержки, представл ющей собой генератор фиксированного числа импульсов , поступает первый разр д последовательного двоичного кода.
С первого отвода линии 17 задержки при значении первого разр да входного кода 1 через . элемент 2 на сче-тный вход счетчика 18 поступает один импульс дл  заполнени  первой декады счетчика 18.
При этом суммарное врем  задержки tt f формировател  , формировател  формировател  21, должно
быть меньше или равно времени задержки элемента 24. .
второй тактовый импульс перебрасывает переключатель 1 с Первого положеки  во второе. Со второго отвода переключател  1 подаетс  напр жение разрешени  (второй стробирующий импульс ) на элемейт 3. На элементы И вьадаетс  запрет.
Одновременно со сторым тактовым импульсом на входе переключател  1 импульс второго разр да последовательного двоичного кода через элемент 24 поступает на вход линии 17
задержки, с первых двух отводов которой сниМаЬтс  два параллельно-последовательных импульса и поступают на элемент 11, с выхода которого два последовательных импульса через элемента 3 поступают на счетный вход
счетчика 18 дл  заполнени  первой декады счетчика 18.
Третий тактовый импульс перебрасывает переключатель 1 со второго положени  на третье. С третьего вывода
переключател  1 снимаетс  напр жение с разрешени  на элемент 4. На остальные элементы И выдаетс  запрет. Одновременно с третьим тактовым импульсов на входе переключател  1 импульс третьего разр да последовательного двоичного кода через элемент 24 поступает на вход линии 17 задержки, с первых четырех отводов которойсни .маютс  четыре параллельно-последовательных импульса и поступают на элемент 12, с выхода koTOpbro четыре последовательных импульса через элемент 4 поступают на счетный вход счетчика 18 дл  заполнени  первой декады счетчика 18.
Четвертый тактовый импульс перебрасывает пер еключатёль 1 с третьего положени  в четвертое. С четвертого выхода переключател  1 снимаетс  напр жение разрешени  на элемент 5. На
остальные элементы И выдаетс  запрет . Одновременно с четвертью такто вым импульсом импульс четвертого раз р да последовательного двоичного код иереэ элемент 24 поступает на вход линии 17 задержки, с первых восьми отводов которой подаютс  восемь параллельно-последовательных импульсов на входы элемента 13. С выхода элемента 13 восемь последовательных импульсов через элемент 5 поступают на счетный вход первой декады счетчика 18 дл  ее заполнени . П тый тактовый импульс перебрасывает переключатель 1 с четвертого по ложени  на п тое. С п того вывода пе реключател  1 снимаетс  напр жение разрешени  на элементы б и 7. На остальные элементы выдаетс  запрет. Одновременно с п тым тактовым импуль сов импульсы п того разр да последовательного двоичного кода через элемент 24 поступают на вход линии 17 задержки. Сначала с первых шести отводов линии 17 задержки шесть параллельнопоследовательных импульсов через эле мент б подаютс  на счетный вход первой декады счетчика 18 дл  ее заполнени , затем с седьмого отвода линии 17 задержки через элемент 7 один импульс поступает на счетный вход вт рой декады с сетчика 18 дл  его заполнени . Преобразование шестого и седьмого разр дов последовательного двоичного кода в код дес тичный аналогично пре образованию п того разр да кода. Восьмой тактовый импульс перебрасывает переключатель 1 с седьмого положени  на восьмое. С восьмого выхода переключател  1 снимаетс  напр жение разрешени  на элементы 8, 9и 10. На остальные элементы И выдаетс  запрет. Одновременно с восьмым тактовым импульсом импульс восьмого разр да через элемент 24 поступает на вход линии 17 задержки. С первых восьми отводов линии 17 задержки восемь параллельно-последовательных импульсов подаютс  на входы элемента 15, с выхода которого восемь последовательных импульсов чв рез элемент 8 подаютс  на счетный вход первой декады счетчика 18 дл  ее заполнени , затем с дев того и дес того отводов линии 17 задержки два параллельно-последовательных импульса поступают на входы элемента 1 с выхода которого два последова- тельнь1х импульса через элемент 9 подаютс  на счетный вход второй декад счетчика 18 дл  ее заполнени . В последнюю очередь с одиннадцатого отвода линии 17 задержки через элемент 10один импульс поступает на счетный вход третьей декащы счетчика 18 дл  ее заполнени . J Дев тый, дес тый и т.д. разр ды оследовательного двоичного кода пре- бразуютс  в код дес тичный аналогично преобразованию восьмого разр а кода. После преобразовани  последнего разр да (п-разр дного входного слова) последовательного двоичного кода в код дес тичный, переключатель 1 переходит в нулевое (исходное) положение, на все элементы И вьщаетс  запрет и содержимое счетчика 18 принимает значение в дес тичном виде, соответствующее значению преобразованного входного двоичного кода (значение п-разр дного входного слова). При приходе первого тактового имПульса , синхронного с первым разр дом монотонно измен ющегос  последо- /вательного входного двоичного кода (последующего п-разр дного слова), описанный вьше процесс повтор етс . Ограниче.нием дл  линии задержки при формировании фиксированного числа параллельно-последовательных импульсов  вл етс  то, что врем  формировани  указанных импульсов с учетом задержки вспомогательного элемента задержки tg должно быть меньше или равно периоду следовани  тактовых импульсов . T-i, 6 Т нТаким образом, преобразование монотонно измен кмцегос  последовательного двоичного кода в код дес тичный осуществл етс  в период между п-разр дными словами входного двоичного кода, а добавление единицы при монотонно воэрастающем коде (или уменьшение на единицу при монотонно убывающем коде) к значению счетчика 18 и запись в регистр 22 эквивалентного кода осуществл етс  в момент прихода первого тактового импульса, синхронного с первым разр дом последующего п-разр дного входного слова. Таким образом исключаетс  временна  задержки в преобразовании монотонно измен ющегос  последовательного двоичного кода в код дес тичный, возникающа  за счет времени преобразован .и  всей последовательности кодовых импульсов п-разр дного слова. Управление декадным ьчетчиком дл  работы с монотонно возрастающим или монотонно убываХ)Щим входным кодом осуществл етс  внешним сигналом Управление , поступающим на вход счетчика 18. Использование предлагаемого устройства преобразовани  последоват льного двоичного кода в код дес тичный позвол ет полностью исключить временную задержку в преобразовании монотонно измен ющегос  последовательного двоичногокода в код дес тичный, определ емую количеством разр дов в слове и тактовой частотой следовани  кодовых импульсов, так как преобразование кода производитс  впериод словами п-разр дного входного хода, а смен содержимого кода выход ного регистра производитс  в момент прихода первого тактового импульса, синхронного с первым разр дом входного слова, с предварительным прибавлением (вычитанием) единицы к значению кода декадного счетчика; полностью исключить зависимость времени преобразовани  кода от значени  входного кода, так как временна  задержка в преобразований кода посто нна и определ етс  временем формировани  импульсов первым и вторым формирователем; использовать предлагаемое устройство в аппаратуре обработки информации с представлением кодовой информации в единой шкале времени.

Claims (1)

1. Авторское свидетельство СССР 403058, кл. Н 03 К 13/24, 18.03.71.
SU782698126A 1978-12-12 1978-12-12 Устройство преобразовани последовательного двоичного кода в код дес тичный SU782155A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782698126A SU782155A1 (ru) 1978-12-12 1978-12-12 Устройство преобразовани последовательного двоичного кода в код дес тичный

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782698126A SU782155A1 (ru) 1978-12-12 1978-12-12 Устройство преобразовани последовательного двоичного кода в код дес тичный

Publications (1)

Publication Number Publication Date
SU782155A1 true SU782155A1 (ru) 1980-11-23

Family

ID=20799150

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782698126A SU782155A1 (ru) 1978-12-12 1978-12-12 Устройство преобразовани последовательного двоичного кода в код дес тичный

Country Status (1)

Country Link
SU (1) SU782155A1 (ru)

Similar Documents

Publication Publication Date Title
SU782155A1 (ru) Устройство преобразовани последовательного двоичного кода в код дес тичный
JPS5644225A (en) Analogue digital converter
US4016560A (en) Fractional binary to decimal converter
SU1034174A1 (ru) Нониусный преобразователь кода во временной интервал
SU1179542A1 (ru) Преобразователь кода в частоту с переменным коэффициентом преобразовани
SU805489A1 (ru) След щий аналого-цифровой преобразо-ВАТЕль
SU763891A1 (ru) Устройство дл сравнени чисел
SU785865A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU739624A1 (ru) Датчик времени дл обучающего устройства
SU732854A1 (ru) Преобразователь монотонно-измен ющегос кода
SU1387178A1 (ru) Генератор случайного процесса
SU454544A1 (ru) Цифровой функциональный преобразователь
SU995316A1 (ru) Аналого-цифровой преобразователь
SU440784A1 (ru) Аналого-цифровой преобразователь поразр дного уравновешивани
SU1315973A2 (ru) Преобразователь временного интервала в двоичный код
SU734670A1 (ru) Преобразователь двоично-дес тичного кода в двоичный код
SU813411A1 (ru) Комбинаторное устройство
SU766018A1 (ru) Делитель частоты следовани импульсов
SU661773A1 (ru) Устройство дл преобразовани кодов в частоту
SU412615A1 (ru)
SU1444782A1 (ru) Устройство дл формировани тестов
SU647693A1 (ru) Преобразователь врем -веро тность
SU1476616A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых величин
SU792574A1 (ru) Синхронизирующее устройство
SU1571761A1 (ru) Аналого-цифровой преобразователь