SU763891A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU763891A1 SU763891A1 SU782640974A SU2640974A SU763891A1 SU 763891 A1 SU763891 A1 SU 763891A1 SU 782640974 A SU782640974 A SU 782640974A SU 2640974 A SU2640974 A SU 2640974A SU 763891 A1 SU763891 A1 SU 763891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- prohibition
- elements
- output
- trigger
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл реализации технических средств дискретной автоматики и цифровых вычислительных машин,
Известно устройство дл сравнени чисел, содержащее два элемента запрета с перекрвотными св з ми,информационный вход каждого из которых св зан со входом управлени другого элемента запрета и с соответствующей входной шиной, два элемента И, один из входов которых соединен с шиной тактовых импульсов, элементы ИЛИ, элемент запрета, две динамические схемы пам ти, кажда из которых состоит из последовательно соединенных элементов запрета, элемента ИЛИ и элемента задержки, причем выход элемента задержки св зан с информационным входом элемента запрета, вход управлени которого св зан с другим входом элемента ИЛИ другой динамической схемы пам ти и с выходом соответствующего элемента запрета с перекрестными св з ми, выхода элементов ИЛИ динамических схем пам ти через элемент ИЛИ св заны с входом управлени третьего элемента запрета.
информационный вход которого соединен с шиной тактовых импульсов и с другими входами соответствующих элементов
И 1 .
Недостатком этого устройства вл етс его сложность. Кроме того, после сравнени последовательных кодовдл подготовки устройства к следующему циклу сравнени необходимо введение дополнительного оборудовани .
Наиболее близким к предложенному техническому решению вл етс устройство , содержащее элементы И-НЕ, трехстабильный триггер, переключатель, причем выходы первого и второго элементов И-НЕ соединены с первым и вторым входами трехстабильного триггера, третий вход которого подключен к шине начальной установки, второй выход трехстабильного триггера соединен через переключатель с первыми входами первого и второго элементов И-НЕ 2.
Недостатком этого устройства в25 л етс его сложность.
Цель изобретени - упрощение устройства .
Поставленна цель достигаетс тем, что в устройстве дл сргшнени чисел, 30 содержащем элементы запрета, элемент
задержки, элементы И, ИЛИ, ИЛИ-НЕ, причем перва вхсдана шина устройств соединена с информационным входом. первого элемента запрета и с управл щим входом второго элемента запрета, втора входна шина устройства подключена к информационному входу второго элемента запрета и к управл ющему входу первого элемента запрета, выход которого соединен с первым входом первого элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И и с первым входом второго элемента ИЛИ-НЕ, выход которого подключен ко второму входу первого элемента и к первому входу второго элемента И, вторые входы первого и второго элементов и и информационный вход третьего элемента запрета соединены с шиной тактовых сигналов, выход второго элемента запрета соединен со; вторым входом второго элемента ИЛИ-НЕ и с первым входом элемента ИЛИ, второй вход которого подключен к выходу первого элемента запрета, выход элемента ИЛИ соединен с управл ющим входом третьего элемента запрета, третьими входам первого и второго элементов И и с информационным входом четвертого элемента запрета, управл ющий вход которого подключен к шине тактовых сигналов, а выход через элемент -задержки - к третьему входу элемента ИЛИ.
На чертеже представлена схема устройства.
Устройство содержит элементы 1-4 запрета, элементы 5-6 ИЛИ-НЕ, образующие триггер 7, элементы 8-9 И, элемент 10 ИЛИ, элемент 11 задержки, входные шины 12-13, .шину 14 тактовых сигналов, выходные шины 15-17.
Устройство работает- следующим образом ,
В исходном состо нии триггер 7 может быть в любом положении, Первый из сравниваемых кодов А подаетс навходную шину 12, второй код В - на входную шину 13, Сравнение начинаетс с младших разр дов. Если в какомто из тактов значение одного из кодов превышает значение другого, то сигнал рассогласовани , вырабатываемый элементами 1 или 2 запрета, запоминаетс в триггере 7 и в динамической схеме пам ти - в цепочке, состо щей из элемента 11 задержки, элемента 10.ИЛИ и элемента 4 запрета. Если в произвольном такте первый код А превышает второй код В, то в динамической цепочке начинаетс циркул ци сигнала рассогласовани и на выходе элемента б ИЛИ-НЕ триггера 7 устанавливаетс единичный сигнал. Дл правильной работы устройства элемент 11 задержки должен осуществл ть сдвиг импульсов ровно н один такт. Циркул ци рассогласовани в
динамической схеме пам ти продолжаетс при поступлении следующих старших разр дов сравниваемых кодов независимо от их значений. Единичный сигнал на выходе элемента 6 ИЛИ-НЕ триггера 7 находитс до тех пор, пока рассогласование в более старших разр дах или подтвердит данное состо ние триггера 7 или переведет триггер
7в другое состо ние. Подтверждение данного состо ни триггера 7 происходит в том случае, если рассогласование в старшем разр де имеет тот же знак, что и предыдущее, запомненное триггером 7; переброс триггера 7 осуществл етс при смене знака рассогласовани .
На последнем п-ом такте п-ый тактовый импульс по шине 14 тактовых сигналов опрашивает элементы 8-9 И и элемент 3 запрета, провер тем самым состо ние динамической цепочки и триггера 7.Если код Л больше кода В, то по вл етс импульс на выходе элемента 9 И,а если код А меньше кода В, то по вл етс импульс на.выходе элемента 8 И,При этом на последнем такте сигнал несовпадени , хран щийс в динамической цепочке, запрещает прохождение п-го импульса -с шины 14 тактовых сигналов через элемент 3 запрета,
8то же врем п-ый импульс на шине 14 тактовых сигналов, поступа на элемент 4 запрета, разрывает циклическую обратную св зь динамической цепочки; благодар этому циркул ци сигнала несовпадени прекращаетс и схема готова к последующему п-тактному .циклу сравнени .
Если же коды равны, то циркул ци рассогласовани в динамической схеме пам ти отсутствует, в результате чего п-ый импульс поступает, на выход элемента 3 запрета.
Такое построение устройства позвол ет сократить оборудование по сравнению с известным.
Claims (2)
1.Авторское свидетельство СССР
441560, кл. G 06 F 7/04, 15.03.72.
2.Авторское свидетельство СССР
485445, кл. G 06 F 7/04, 03.01.74 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640974A SU763891A1 (ru) | 1978-07-07 | 1978-07-07 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640974A SU763891A1 (ru) | 1978-07-07 | 1978-07-07 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU763891A1 true SU763891A1 (ru) | 1980-09-15 |
Family
ID=20775462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782640974A SU763891A1 (ru) | 1978-07-07 | 1978-07-07 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU763891A1 (ru) |
-
1978
- 1978-07-07 SU SU782640974A patent/SU763891A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU763891A1 (ru) | Устройство дл сравнени чисел | |
US4423338A (en) | Single shot multivibrator having reduced recovery time | |
SU1022149A2 (ru) | Устройство дл сравнени чисел | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU894862A1 (ru) | Формирователь многофазного сигнала | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU1432751A1 (ru) | Фазовый синхронизатор | |
SU1377859A1 (ru) | Сигнатурный анализатор | |
SU752328A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU1647902A1 (ru) | Функциональный цифроаналоговый преобразователь | |
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU959274A1 (ru) | Аналого-цифровой стробоскопический преобразователь | |
SU995316A1 (ru) | Аналого-цифровой преобразователь | |
SU783789A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1437973A1 (ru) | Генератор псевдослучайной последовательности | |
SU1287262A1 (ru) | Формирователь импульсов | |
SU1283954A1 (ru) | Формирователь импульсов | |
SU1291985A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1653154A1 (ru) | Делитель частоты | |
SU1221743A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU440784A1 (ru) | Аналого-цифровой преобразователь поразр дного уравновешивани |