SU1647902A1 - Функциональный цифроаналоговый преобразователь - Google Patents

Abstract

Изобретение относитс  к области автоматики и может быть использовано при разработке функциональных генераторов периодических аналоговых сигналов. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительной возможности формировани  аналогового сигнала с целым числом периодов с нулевой начальной фазой Функциональный цифроаналоговый преобразователь содержит п-разр дный регистр 1 сдвига, резистивную матрицу 2 из п резисторов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и триггер А Положительный эффект обеспечиваетс  за счет введени  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и триггера 4 с соответствующими св з ми 2 ил

Description

Фиг.1

Изобретение относитс  к автоматике и может быть использовано, в частности, при разработке функциональных генераторов периодических аналоговых сигналов.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительной возможности формировани  аналогового сигнала с целым числом периодов с нулевой начальной фазой.

На фиг, 1 представлена функциональна  схема функционального цифроаналого- вого преобразовател ; на фиг, 2 - временные диаграммы, по сн ющие его работу .

Функциональный цифроаналоговый преобразователь (ЦАП) содержит п-разр д- ный регистр 1 сдвига, резистивную матрицу 2 из п резисторов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и триггер 4.

Функциональный ЦАП (фиг. 1) работает следующим образом.

В исходном состо нии после включени  напр жени  питани  на входную шину начальной установки подаетс  импульс с уровнем логической 1 (фиг. 2, момент времени Т0), с помощью которого на пр мых выходах n-разр дного регистра 1 сдвига (выходы с 1-го по п/2-й) устанавливаетс  уровень логического О, а на инверсных выходах (выходы с (п/2+1)-го по п-й) - уровень логической 1. При этом на выходной шине формируетс  аналоговый сигнал с уровнем

Увых -

I 1

Eoaigi

Јg.

i 1

где ЕО - уровень сигнала, соответствующий логической 1 на i-м выходе регистра 1 сдвига;

gi - проводимость 1-го резистора рези- стивной матрицы 2 (i 1, 2,..., п; а; 0 или 1).

п/2

При выполнении услови  /Ј gi

i 1 n У. gi at 0 дл  i 1п/2;

I(n72 + l)

дл  i п/2 напр жение на выходе функционального ЦАП равно Квых Е0/2. Данное состо ние сохран етс  до момента поступлени  управл ющего сигнала по входной шине управлени .

С приходом управл ющего сигнала с уровнем логической 1 (фиг. 26. момент времени Ti) на инверсном выходе триггера 4 устанавливаетс  сигнал с уровнем логического О, а на пыходе элемента ИСКЛЮЧА

ЮЩЕЕ ИЛИ 3 и на информационном входе регистра 1 сдвига устанавливаетс  сигнал с уровнем логической 1. Данный уровень, по мере поступлени  тактовых импульсов

5 (фиг. 2а), записываетс  последовательно в разр ды регистра 1 сдвига, начина  с 1-го по rt/2-й, в результате выходной сигнал Квых возрастает в соответствии с выражением (1) (фиг. 2в). При последующем поступлении

10 тактовых импульсов в разр ды регистра 1 сдвига с (п/2 + 1)-го по n-й записываетс  сигнал с уровнем логического О, что приводит к уменьшению уровн  выходного сигнала до значени  Е0/2.

15 Записьуровн  логического О в n-й разр д регистра 1 сдвига вызывает изменение уровн  на его информационном входе с логической 1 на логический О и последний последовательно записываетс  в разр ды с

20 1-го по л/2-й регис ра 1 сдвига. В результате выходной сигнал 1)Вых продолжает уменьшатьс  до нулевого уровн . По мере дальнейшего поступлени  тактовых импульсов в разр ды с (п/2 + 1)-го по n-й регистра

25 1 сдвига записываетс  уровень логической 1, что вызывает увеличение выходного сигнала до уровн  Е0/2. В результате, на выходе функционального ЦАП формируетс  один период выходного аналогового сигна30 ла.

Если к моменту записи уровн  логической 1 в n-й разр д регистра 1 сдвига управл ющий сигнал на входной шине управлени  сохран етс , то на выходе ЦАП

35 будет формироватьс  следующий период выходного сигнала. Если же к моменту записи логической 1 в.n-й разр д регистра 1 сдвига управл ющий сигнал примет значение логического О, то сигналом логической

40 1 с n-го выхода регистра 1 сдвига на инверсном выходе триггера 4 установитс  уро- вень логической 1 и устройство установитс  в исходное состо ние, при этом на его выходе будет иметь место сигнал с

45 уровнем Е0/2, неизмен ющийс  во времени ,

Таким образом, путем выбора длительности управл ющего сигнала при заданном периоде следовани  тактовых импульсов

50 можно управл ть числом периодов формируемого выходного сигнала.

Временна  зависимость переменной составл ющей выходного сигнала функционального ЦАП определ етс  конкретными

55. значени ми проводимостей резисторов ре- зистивной матрицы 2. Так. при одинаковых проводимост х всех резисторов 2.1 - 2.п переменна  составл юща  выходного сигнала измен етс  по треугольному закону. Соответствующим образом выбира  прово2 .п, с учетом рап

У gi можно сфор п/2+1

димости резисторов 2.1

п/2

венства Ј gi

i 1 i

мировать и другие формы временной зависимости переменной составл ющей выходного сигнала, в том числе и сигнал, близкий к синусоидальному. В последнем случае, например дл  п 8, проводимости резисторов 2.1 - 2,8 должны быть равны 92.1 да в до, да 2 да.7 Здо, да.з да.е 4до, да.4 да.5 5до.

Claims (1)

1. Формула изобретени  Функциональный цифроаналоговый преобразователь, содержащий резистив- ную матрицу, выполненную в виде п резисторов , n-разр дный регистр сдвига, выходы которого соединены с первыми выводами соответствующих резисторов рези- стивной матрицы, второй вывод первого резистора резистивной матрицы объединен с вторыми выводами остальных п - 1 резисторов резистивной матрицы и  вл етс  выходной шиной, вход синхронизации

   n-разр дного .регистра сдвига  вл етс  входной тактовой шиной, отличающий- с   тем, что, с целью расширени  функциональных возможностей за счет обеспечени 

   дополнительной возможности формировани  аналогового сигнала с целым числом периодов с нулевой начальной фазой, в него введены триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а в n-рззр дном регистре сдвига

   выходы с (п/2 + 1)-го по n-й включительно выполнены инверсными, n-й инверсный выход n-раэр дного регистра сдвига соединен с тактовым входом триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены соответственно с инверсным выходом триггера и информационным входом п-разр д- ного регистра сдвига, вход обнулени  которого обьединен с информационным

   входом и входом обнулени  триггера и  вл етс  входной шиной начальной установки, вход установки триггера е единичное состо ние  вл етс  входной шиной управлени .

   а

   f Z Ъ ь 5 е 7 з 9 л и и ,i ч ч it

   25

   I г 3 S 6 а а н it f

   п ,/ i ts i 2 з f e s f ю t/ tt п / // is

   To 7/ T2

   п ,/ i ts i 2 з f e s f ю t/ tt п / // is

   TS