SU610295A2 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразовательInfo
- Publication number
- SU610295A2 SU610295A2 SU762343433A SU2343433A SU610295A2 SU 610295 A2 SU610295 A2 SU 610295A2 SU 762343433 A SU762343433 A SU 762343433A SU 2343433 A SU2343433 A SU 2343433A SU 610295 A2 SU610295 A2 SU 610295A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- comparison
- elements
- bit
- outputs
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к области импульсной техники, в частности к устройствам аналого-цифрового преобразовател , и может быть использовано в системах обработки информации.
Известен аналого-цифровой преобразователь параллельного взвешивани с высоким быстродействием, содержащий схемы сравнени , эталонный источник тока, триггеры, аналоговые ключи, логические элементы. Разбиение диапазона входной величины осуществл етс неравномерным распределением порогов срабатывани схем при введении смещени значений порогов. Смещение вводит с в зависимости от веса срабатывающих схем сравнени l.
Недостатком известного преобразовател вл етс необходимость прогрессивного (в зависимости от разр дности наращивани оборудовани , что усложн ет устройство, приводит при практической реализации к снижению быстродействи и надежности работы.
По основному авт.св. I 525241 известен аналого-цифровой преобразователь , содержащий в каждом разр де схему сравнени с выходами сложени И вычитани , триггер, элементы комбинационной логики И, ИЛИ, цифровые
управл емые резисторы и ключи/ подключенные к выходам триггеров, источни| этсшонного тока и генератор стробимпульсов .
Однако при преобразовании быстроизмен ющихс напр жений, врем изменени которых существенно меньше времени такта, а производна имеет положительный знак, возможно возникновение сбоев в работе преобразовател на врем такого положительного выброса . Сбои выражаютс в затормаживании процесса преобразовани на врем дей- стви такого положительного выброса. Аналогична ситуаци возникает и при действии помех. Это сопровождаетс ошибками преобразовани и уменьшает надежность работы преобразовател . Это уменьшает надежность работы преобразовател и точность при преобразовании быстроизмен ющихс напр жений
Целью изобретени вл етс повыше ние надежности работы и точности преобразовани .
Эта цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий в каждом разр де схему сравнени с выходами сложени и вычитани , триггер, элементы комбинационной логики И, ИЛИ, цифровые управл емые сопротивлени и ключи, подключен ные к выходам триггеров,введены во все разр ды, кроме младшего, элементы 2 ИЛИ-И и сумматоры по модулю два причем выходы сложени и вычитани элементов сравнени в каждом разр де кроме младшего, через первый и второй входы элементов 2 ИЛИ-И подключены к входу сумматора по модулюдва, выход которого подключен к входу триггера , другой вход сумматора по моду лю два соединен с инверсным выходом триггера данного разр да и с третьим входом элемента 2 ИЛИ-И последующего разр да, четвертый вход элемента 2 ИЛИ-И данного разр да подключен к выходу сложени элемента сравнени последующего разр да, п тый вход эле мента 2 ИЛИ-И к выходу вычитани элемента сравнени предыдущего разр да, а счетные входы триггеров - к общей тактовой шине. Это исключает сбои в работе преобразовател и повышает точность его ра боты за счет скоростного отслеживани подобных изменений. Надежность работы повышаетс также и потому, что исключаетс элемент задержки и критичность к длительности строб-импульсов при сохранении синхронности работы. На чертеже показана структурна схема преобразовател . Она включает клемму 1 преобразовател , источник 2 эталонного тока, весовые резисторы 3, аналоговые входы 4 элемента сравнени , элементы сравнени 5, выходы 6 вычитани элемента сравнени , выходы 7 сложени элемента сравнени , элементы ИЛИ 8, элементы И 9, инвертор 10, сумматоры 11 по модулю два, входы 12 триггеров, счетные входы 13 триггеров, вход 14 установки триггеров, триггеры 15, инверсные выходы 16 триггеров, входные клем мы 17 параллельного кода, клемма 18 управл ющего -входа генератора .стробимпульсов , генератор 19 строб-импульсов , аналоговые ключи 20, аналоговый выход 21 аналоговых ключей 20. Весовые резисторы 3, включенные последовательно, имеют распределение весов в соответствии с двоичным законом , т.е. резистор 3, подключенный к источнику 2, имеет вес, равный восьми условным единицам, следующий - четырем , следующий - двум и так далее до одного. Напр жение на входе 4 элемента 5 сравнени младшего разр да определ етс состо нием ключей 20 и резистора 3 младшего разр да, суммарный вес которых равен единице. За исходное примем состо ние, когда напр жение на клемме 1 равно нулю, а на клемме 18 отсутствует управл ющий потенциал . В исходном состо нии все ключи 20 включены и на входах 4 элементов 5 сравнени напр жени предста ены в условных единицах следующим р дом (начина со старшего разр да) 16; 8; 4; 2У 1 На выходах 16 сигналы соответствуют логической единице. Генератор 19 выключен, на входах 12-14, на выходах элемента сравнени 7 и элемент 9 - сигналы логического нул . Преобразователь работает следующим образом. При подаче разрешающего потенциала на 1 пемму 18 включаетс генератор 19 и начинаетс периодический опрос импульсными сигналами логической единицы триггеров 15 по счетным входам 13. Предположим, что на клемму 1 действует напр жение, величиной 14 условных единиц. Срабатывают все, кроме старшего, элементы сравнени 5. Ь результате на выходах 7 по вл етс сигнал логической единицы, а на выходах 6 - логический нуль. Строб-импульс с выхода генератора 19 производит опрос триггеров 15,в результате производитс запись в триггер 15 четвертого разр да. Это регламентируетс состо нием входов и выходов сумматоров по модулю два. В предшествующий по влению первого строб-импульса момент времени со:то ни выходов элементов И 9 (начина со старшего разр да ) : 1 О 1 О . С учетом состо НИИ вь1ходов 16 триггеров 15 (начина со старших разр дов): 1 1 1 1 1 на выходах сумматоров 11, подключенных к входам 12 триггеров 15, будет код (начина со старших разр дов): О 1 000. На клеммах 17 триггера 15 четвертого разр да по вл етс сигнал логической единицы, и ключ 20 отключит цифровое управл емое сопротивление от выхода 21. В результате суммарный вес резистора младшего разр да увеличитс пропорционально весу включенного разр да, т.е. на восемь условных единиц. Таким образом, шкала порогов элементовсравнени 5 изменитс в соответствии со следующим разбиением в условных единицах напр жени (начина со старшего разр да): 24; 16; 12; 10; 9 . Действие двух последующих строб-сигналов производит установку триггеров разр дов второго и первого соответст- . венно. В результате шкала порогов элементов 5 сравнени изменитс в соответствии со следующим разбиением: 30, 22, 18, 16, 15. Если сигнал на клемме 1 сохран ет свое значение, то в следующем такте сработает элемент,5 младшего разр да, произойдет установка в О через элемент В всех триггеров по входам 14. В данном случае, начина со старшего разр да, будем иметь код 01110. Если в момент между последним и редпоследним строб-импульсами сигнал а клемме 1 резко измен етс диниц, то срабатывают элементы срав
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343433A SU610295A2 (ru) | 1976-04-09 | 1976-04-09 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343433A SU610295A2 (ru) | 1976-04-09 | 1976-04-09 | Аналого-цифровой преобразователь |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU525241 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU610295A2 true SU610295A2 (ru) | 1978-06-05 |
Family
ID=20655446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762343433A SU610295A2 (ru) | 1976-04-09 | 1976-04-09 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU610295A2 (ru) |
-
1976
- 1976-04-09 SU SU762343433A patent/SU610295A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
US3588882A (en) | Digital-to-analog converter | |
US3051938A (en) | Digital to analog converter | |
US3519941A (en) | Threshold gate counters | |
SU643868A1 (ru) | Вычислительное устройство | |
SU1347167A1 (ru) | Генератор псевдослучайных чисел | |
SU643870A1 (ru) | Арифметическое устройство параллельного действи | |
SU738186A1 (ru) | Устройство поиска д-последовательности | |
SU661784A1 (ru) | Преобразователь напр жение-код | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU763891A1 (ru) | Устройство дл сравнени чисел | |
SU1112301A1 (ru) | Устройство дл измерени амплитуды одиночных импульсных сигналов | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
SU995314A1 (ru) | Двухканальный аналого-цифровой преобразователь | |
RU2028730C1 (ru) | Аналого-цифровой преобразователь | |
SU1117656A2 (ru) | Элемент с управл емой проводимостью | |
SU488206A1 (ru) | Устройство дл сложени | |
SU666645A1 (ru) | Двоичный счетчик с контролем ошибок | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU401988A1 (ru) | Устройство для выделения максимального значения импульсного процесса | |
SU657607A1 (ru) | Аналого-цифровой преобразователь поразр дного кодировани | |
SU411453A1 (ru) | ||
SU921094A1 (ru) | Дес тичный счетчик | |
RU2117389C1 (ru) | Устройство для аналого-цифрового преобразования | |
RU2013001C1 (ru) | Преобразователь код-напряжение |