SU995314A1 - Двухканальный аналого-цифровой преобразователь - Google Patents
Двухканальный аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU995314A1 SU995314A1 SU813248985A SU3248985A SU995314A1 SU 995314 A1 SU995314 A1 SU 995314A1 SU 813248985 A SU813248985 A SU 813248985A SU 3248985 A SU3248985 A SU 3248985A SU 995314 A1 SU995314 A1 SU 995314A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
или значительное увеличение задержк его срабатывани . Цель изобретени - повышение быс родействи АЦП при преобразовании им напр жений. о « Поставленна цель достигаетс те что в двухканальный аналого-цифрово преобразователь, содержащий два бло сравнени амплитуд, первые входы ко торых соединены с входной шиной, BT рые входы соответственно - с выхода ми двух преобразователей кода в наЬр жение , входы которых через ключи соединены соответственно с пр мыми выходами триггеров первого и второг регистров, первые входы которых соед нены с первыми входами -триггеров уп равлени и с шиной сигнала начальной установки, вторые входы триггеров старших разр дов первого и второго регистров соединены с шиной запуска и с вторым входом триггера управлени старшего разр да, а третьи входы триггеров первого и второго регистров - с выходами элементов совпадени , первые входы которых соединены соответственно с выходами триггеров управлени , а вторые входы через пер вый и второй элементы запрета соединены соответственно с выходами первого и второго блоков сравнени , вве дены управл емый генератор импульсов блок управлени , а в каждый разр д, кроме старшего,- дополнительный триг гер управлени , дев ть элементов И, дополнительный элемент запрета, четыре элемента ИЛИ, выходы первого и второго из которых соединены соответственно с третьими входами триггеров соответствующих разр дов первого и второго регистров, а входы с выходами первого, второго, третьего четвертого, п того и шестого элементов И, при этом первые входы первого и четвертого элементов И соединены с первым выходом блока управлени , первые выходы второго и п того элементов И - с вторым выходом блока управлени , первые входы треть его и шестого элементов И - с третьим выходом блока управлени , а вторые входы первого и п того элементов И соединены с выходом седьмого элемента И и первым входом третьего эле мента ИЛИ, вторые входы второго и четвертого элементов И - с первым входом седьмого элемента И, пр мым выходом дополнительного триггера управлени и первым входом дополнитель ного элемента запрета, вторые входы третьего и шестого элементов И - с выходом триггера управлени смежного разр да, первым входом восьмого элемента И и первым входом дополнительного триггера управлени , второй вход которого соединен с выходом управл емого генератора импульсов, . третий вход - с четвертым выходом блока управлени , а инверсный выход - с первым входом дев того элемента И, первый вход которого соединен с вторым входом седьмого элемента И, а выход - с первым входом блока управлени , второй вход которого соединен с шиной запуска, третий вход - с шиной сигнала начальной установки , четвертый и п тый входы соответственно с выходами первого и второго блоков сравнени амплитуд, а п тый выход - с входом управл емого генератора импульсов, шестой выход с третьим входом триггера управлени старшего разр да и вторыми входами триггеров управлени остальных раз|р дов , седьмой выход -с вторым входом восьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с третьим входом триггера управлени соответствующего разр да, гричек второй вход элемента запрета соединен с вторыми входами элементов совпадени и первым входом четвертого элемента ИЛИ, а выход - с вторым входом четвертого элемента ИЛИ. На фиг. 1 представлена функциональна схема предлагаемого АЦП; на фиг. 2 - 4 - диаграммы его работы при различных соотношени х измер емого и компенсационных напр жений. Двухканальный АЦП (фиг. 1) содержит блок 1 управлени (БУ), управл емый генерато.р 2 импульсов (ГИ) , п триггеров (Тг) 3 первого и второго. регистров, п триггеров 5 управлени , ключей б и 7, преобразователей 8 и 9 кода в напр жение (ПКН), блоки 10 и 11 сравнени амплитуд (СА) измер емого и компенсационного напр жений, п элементов 12 и 13 совпадени на нулевых входах триггеров соответствующих регистров. Элементы 14 и 15 запрета , а также в каждом разр де АЦП, кроме старшего, п-1 дополнительный триггер 16 управлени , п-1 дополнительный элемент 17 запрета, п четыре элемента ИЛИ 18-21 и п дев ть элементов И 22-30, входную шину 31, шину 32 запуска преобразовани , шину 33 сигнала начальной установки, где п - число разр дов АЦП. Переходный процесс установлени компенсационных напр жений U на входазс СА 10 и 11 имеет экспоненциальный характер (фиг. 2в, За и 4в). Пор док работы предлагаемого АЦП зависит от соотношени амплитуд измер емого и компенсационного напр жений , при этом все возможные варианты последовательности его действий можно свести к трем основным, которые иллюстрируютс на фиг. 2-4. АЦП при отношении измер емого напр жени к компенсационному в первом такте и; 1/2 (фиг, 2в) работает следующим образом. В исходном состо нии, устанавливаемом импульсом (фиг. 2а), поступающим на шину 33, триггеры 3,4,5 и 16 во всех разр дах устанавливаютс в нулевое состо ние, компенсационное напр жение на входе Са 10 равно нулю а на входе СА 11 - максимальному ком пенсационному Up. Во врем преобразовани компенсационные напр жени измен ютс противофазно. Преобразуемое напр жение поступает на входную шину 31. С поступлением импульса на шину 32 (фиг. 26) запуска триггеры 3 и 4 ст.аршего разр да первого и второго регистров устанавливаютс в положение , при котором на выходе ПКН 9 образуетс отрицательный, а на выходе ПКН 8 - положительный перепад напр жени , по амплитуде равный Ugf,/2 (фиг. 2в, в); триггер 5 управлени старшего разр да Устанав ливаетс в состо ние, при котором по вл ютс разрешающие сигналы на входах элементов 12 данного разр да 24,27,30смежного разр да и на D-BXO де дополнительного триггера 16 управ лени смежного разр да (фиг. 1), Этот же импульс запуска поступает на вход БУ 1 и через определенную задержку ff- включает управл емый ге нератор 2 импульсов при условии,.что к этому моменту времени ни одно из устройств 10 или 11 сравнени не сработало.. Если же к этому моменту времени одно из СА 10 или 11 вырабо тало сигнал сравнени , то пуск ГИ 2 блокируетс этим сигналом, поступаюищим на вход БУ 1 либо от СА 10, л бо от СА 11 (фиг. 2г,д.) о Задержка ТГр включени ГИ 2 выбираетс равной задержке по влени си нала сравнени на выходе СА 10 или 11 при соотношении сравниваемых сиг налов на их входах: /Од i--) i . ,., где Од -- преобразуемое напр жение; , компенсационное напр жение на входе СА к моменту на чала i-ro такта преобразовани , или nS Wгде tjjc врем нарастани компенса . ционного напр жени в такте, преобразовани ; врем отклика СА, т.е. врем с момента, когда входной пере пад напр жени пересекает уровень входного порогового напр жени , -до момента, когда выходной сигнал пе-. ресекает уровень напр жени , соотв .етствующий логическому О или 1 . В первом такте уравновешивани при входном измер емом напр жении U примерно равном Upn/ / пуска ГИ 2. н роизойдет (фиг. 2д) и после срабатывани СА 10 (фиг. 2г) на выходе элемента 14 запрета по вл етс сигнал , который через элемент 12 старшего разр да устанавливает Тг 3 старего разр да первого регистра в нулевое состо ние, что вызывает отключение компенсационного напр жени на входе СА 10. Тг 4 при этом остаетс в единичном состо нии и компенсационное напр жение на входе СА 11 остаетс равным U(,p/2. По выключении компенсационного напр жени на входе СА 10 через интервал времени, равный Тр, оп ть может произойти пуск ГИ 2 сигналом из БУ 1, если к этому моменту времени CAlO не вернулось в исходное состо ние,. Фиг. 2д иллюстрирует случай , когда пуск ГИ 2 в первом такте преобразовани не происходит и после выключени компенсационного напр жени на входе СА 10. Поэтому Тг 16 во всех разр дах не измен ет своего нулевого состо ни и признак того, что ТГ 16 всех разр дов находитс в нулевом состо нии, поступает БУ 1 с выхода элементов И 23. По этому признаку ВУ 1 вырабатывает (.фиг.. 2и) после выключени Са 10 сигналы установки в единичное состо ние Тг 3 и 4 первого и второго регистров разр да, смежного со старшим , по разрешающему сигналу Тг .5 старшего разр да на входах элементов И 24 и 27. После чего сигналом из БУ 1. (фиг, 2м) производитс установка Тг 5 старшего разр да в нулевое состо ние, а чуть раньше - установка в единичное состо ние смежного разр да по разрешающим сигналам через элемент ИЛИ 20, элемент И 30 от триг- гера 5 старшего разр да и от соответствующего выхода БУ 1 . В заключение такта БУ 1 (фиг. 2н) выр&батывает сигнал установки Тг 16 всех разр дов в нулевое состо ние. Дл случа , иллюстрируемого фиг. 2, когда измер емое напр жение Ux равно Uof,/4 с точностью до значени младгиего значащего разр да, следующий второй такт вл етс последним. При включении компенсационных напр жений на входахСА 10 и 11, равных Uon/4, их срабатывани не происходит. Поэтому через интервал времени tp БУ 1 вырабатывает сигнал включени ГИ 2 (фиг. 2д,е), после чего начинаетс последовательное занесение в Тг 16 всех разр дов , за исключением одного -.старшего . Происходит это следующим образом . Первый импульс с выхода ГИ 2 устанавливает в единичное состо ние Тг 16 разр да, смежного со старшим, по разрешающему сигналу Тг 5 разр да смежного со старшим, поступгиощему на вход элемента ИЛИ 21., Во всех следующих разр дах Тг 5 находитс в
нулевом состо нии, поэтому запрет н прохождение сигнала с единичного выхода Тг 16 предыдущего разр да к В входу последующего на входах элементов 17 запрета отсутствует, и состо ние Тг 16 предыдущего.разр да заноситс в следующий разр д через элемент 17 запрета и элемент ИЛИ 21 по импульсам, поступающим с выхода ГИ 2 на синхровходы Тг 16 всех разр дов . После занесени в ТГ 16 последнего младшего разр да преобразование заканчиваетс .
АЦП работает следующим образом. Если измер емое напр жение U блико по амплитуде, но, например, несколько меньше 110,/2. Как и в предыдущем случае, исходное состо ние устройства устанавливаетс импульсом (фиг. За), поступающим на шину 33 сигнала начальной установки и производ щим те же операции. Компенсационные напр жени .также измен ютс противофазно (фиг. Зв, в ). Аналогично и запуск преобразовани происходит при поступлении импульса на шину 32 импульса запуска (фиг. 36). Но, в отличие от предыдущего случа , срабатывание СА 10 в первом также присходит с задержкой, большей чем Т г (фиг. Зг), поэтому БУ 1 по импульсу запуска с задержкой, равной т, вырабатывает сигнал пуска ГИ 2 (фиг.Зд е). Первый импульс ГИ 2 по разреша|ющему сигналу Тг 5 старшего разр да, поступающему на D-вход Тг 16.соседнего разр да, заносит в него , второй - устанавливает в единичное состо ние Тг 16 следующего разр да, так как на его D-вход поступает разрешающий сигнал с выхода элемента . ИЛИ 21 от предыдущего разр да, кото &1й , в свою очередь, поступает с выхода элемента 17 запрета, на входе которого отсутствует запрет от Тг 5 соответствующего разр да и, следовательно , прохрдит разрешающий сигнал с выхода Тг 16 этого же разр да, уже установленного в единичное состо ние первым импульсом ГИ 2. Затем таким же образом следующий импульс ГИ 2 заносит 1 в Тг 16 следующего разр да и т.д.
Останов работы ГИ 2 происходит по срабатыванию СА 10 (фиг. Зг,д) , по которому БУ 1 снимает, сигнал разрешени работы ГИ 2. Обычным образом через элемент 14 запрета и элемент 12 совпадени по разрааающему сигналу Тг 5 старшего разр да происходит установка Тг 3 старшего разр да в нулевое состо ние и отключение компенсационного напр жени на входе СА 10, Поскольку возвращение СА 10 в исходное состо ние после отключени компенсационного напр жени происходит
с задержкой, меньшей Гр, пуск ГИ 2 в этом случае не происходит.
По возвращении СА 10 в исходное состо ние ЗУ 1 вырабатывает серию управл ющих сигналов (фиг. Зк, м, н) в результате действи которых в тех разр дах, в которых Тг 16 были установлены в единичное состо ние, происходит установка в единичное состо ние Тг 3 через элементы И 23 и ИЛИ 18, а через схему выделени крайней (младшей) единицы, организованную на элементах И .28 всех разр дов, .происходит устансЕка в единичное состо ние Тг 4 того разр да, где находитс крайний младший Тг 16, t axGд щийс в единичном состо нии. С;-:г нал установки (фиг. Зк) поступает на единичный вход соответствующего .разр да Тг 4 через элемент И 26 и элемент ИЛИ 19. После чего сигиалом чз БУ 1 (фиг. 3м) производитс устакопка Тг 5 старшего разр да в нулевое состо ние, а чуть раньше - установка в единичное состо ние соответствующего разр да Тг 5 через ту же схему В1 1делени крайней единицы, на элементах И 28, разрешающий сигнал с выхода которой через элемент ИЛИ 20 поступает на D-вход Тг 5 соответстнующего разр да. В следующем такте на вход СА 10 поступает компенсационное напр жение, сформированное группой разр дов Тг 3, а на вход СА 11 комбинацией старшего разр да и соответствующего младшего разр да, Та ,ким образом происходит объединение нескольких тактов уравновешивани в один, в результате чего суммарное врем преобразовани сокращаетс . Что касаетс выбора частоты, с которой работает генератор импульсов ГИ то нетрудно показать, что оптимальным вл етс период следовани импульсов ,7Rf,Cp. При .отклонении этого периода в ту или иную сторону количество тактов преобразовани может увеличитьс , т.е. режим работы АЦП станет не оптимальным.
Работа АЦП в случае, когда измер емое напр жение U много меньше компенсационного напр жени Иц, подаваемого на вход СА 10 и равного в первом такте Ujjf,/2 , осуществл етс следующим образом. Установка в исходное состо ние и запуск АЦП происхо-, дит аналогично рассмотренным выше случа м. Срабатывание СА 10 в первом такте при по влении на его входе компенсационного напр жени Uor,/2 происходит с задержкой меньшей fг-(ФиГс4 г), поэтому пуск ГИ 2 блокируетс . Дальнейша последовательность действий АЦП после срабатывани -СА 10 совпадает с последовательностью действий , имевшей место в случае, проиллюстрированном фиг. 2, ВПЛОТЬ до установки Тг 3 старшего разр да в нулевое состо ние и отключени компенсационного напр жени , /2 на входе СА 10. Однако возвращение СА 10 в исходное состо ние после отключени на его входе компенсационного напр жени происходит с задержкой, превьпиющей Тг, и, следовательно, БУ 1 вырабатывает сигнал пуска ГИ 2 (фиг. 4г, д, е). -После чего дальнейша последовательность действий совпадает с последовательностью действий, описанной в предыдущем случае (фиг. 3) от момента пуска и до момента останова ГИ 2,при срабатывании-СА 10(фиг.
Затем Бу 1 вырабатывает серию управл ющих сигналов (фиг. 4л, м, н), в результате действи которых в тех разр дах, где Тг 1б были установлены импульсами ГИ 2 в единичное состо ние , происходит установка в. единичное состо ние Тг 4 (а не Тг 3, как в предыдущем случае) через элементы и 25 и ИЛИ 19, а через схему выделени крайней (младшей) единицы, построенную на элементах И 28 всех разр дов, происходитустановка в единичное состо ние Тг 3 самого младшего разр да из тех, где Тг 16 были установлены в единичное сос.то ние. Сигнал установки (фиг. 4л) поступает на единичный вход соответствующего разр да Тг 3 через элемент И 22 и элемент ИЛИ 18. После чего сигналом из Бу 1 (фиг. 4м) происходит установка в единичное состо ние соответствующего разр да Тг 5, разрешающий сигнал формируетс той же схемой выделени крайней единицы и поступает на D-вход Тг 5 через элемент ИЛИ 20. Затем обычным образом происходит установка в нулевое состо ние старшего разр да Тг 5 и (фиг. 4н) всех разр дов Тг 16 сигналом, вырабатываемым БУ 1..
Ь следующем такте на вход СА10 поступает компенсационное напр жение сформированное соответствующим младшим разр дом Тг 3, а на вход СА 11 напр жение , сформированное группой разр дов Тг 4. Следовательно, ив этом случае происходит объединение тактов преобразовани и суммарное врем преобразовани сокращаетс . Таким образом, при определенном сортрешении амплитуд преобразуемого и текущего, компенсационного напр жений на входах устройства сравнени происходит автоматическое объединение нескольких тактов уравновешивани в один, в ргзультат чего суммарное врем аналого-цифрового преобразовани сокращаетс .
Claims (2)
1. Гитис Э.И. Преобразователи информации дл электронных цифровых вычислительных устройств М., Энерги , 1975, Со 299-302, рис. 7.7; Шл ндин ВоМ. Цифровые измерительные преобразователи и приборы, М., Высша школа, 1973, с. 216, рис. 4.8,
2. Авторское свидетельство СССР № 517997, кл. Н 03 К 13/17, 1973 (прототип) .
. t I
«1
-®
«I
л
м
f
М
f
tL
ФиъЛ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813248985A SU995314A1 (ru) | 1981-02-12 | 1981-02-12 | Двухканальный аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813248985A SU995314A1 (ru) | 1981-02-12 | 1981-02-12 | Двухканальный аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU995314A1 true SU995314A1 (ru) | 1983-02-07 |
Family
ID=20943437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813248985A SU995314A1 (ru) | 1981-02-12 | 1981-02-12 | Двухканальный аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU995314A1 (ru) |
-
1981
- 1981-02-12 SU SU813248985A patent/SU995314A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU995314A1 (ru) | Двухканальный аналого-цифровой преобразователь | |
SU834857A2 (ru) | Генератор тока пилообразной формы | |
SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU1765895A1 (ru) | Устройство дл преобразовани двоичного унитарного кода в полный двоичный код | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1443153A1 (ru) | Устройство дл выделени и вычитани импульсов из последовательности импульсов | |
SU1115225A1 (ru) | Преобразователь код-временной интервал | |
SU1709308A1 (ru) | Устройство дл делени чисел | |
SU1509886A1 (ru) | Устройство умножени частоты | |
SU1188728A1 (ru) | Устройство дл реализации булевых функций | |
SU790232A1 (ru) | Устройство дл преобразовани частот импульсных последовательностей | |
SU1003351A1 (ru) | Счетчик с параллельным переносом | |
SU911581A1 (ru) | Преобразователь угла поворота вала в код | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU604154A1 (ru) | -Канальный кольцевой распределитель | |
SU271132A1 (ru) | ||
SU1571587A1 (ru) | Устройство выбора приоритетного абонента | |
SU1106013A1 (ru) | Аналого-цифровой преобразователь | |
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
SU622076A1 (ru) | Устройство дл преобразовани последовательного двоичного кода в дес тичный | |
SU1078613A1 (ru) | Устройство дл преобразовани кодов | |
SU739624A1 (ru) | Датчик времени дл обучающего устройства | |
SU1126924A1 (ru) | Пороговый элемент | |
SU1487179A1 (ru) | Устройство для счета импульсов | |
SU1264157A1 (ru) | Устройство дл перебора сочетаний |