SU604154A1 - -Канальный кольцевой распределитель - Google Patents
-Канальный кольцевой распределительInfo
- Publication number
- SU604154A1 SU604154A1 SU762356178A SU2356178A SU604154A1 SU 604154 A1 SU604154 A1 SU 604154A1 SU 762356178 A SU762356178 A SU 762356178A SU 2356178 A SU2356178 A SU 2356178A SU 604154 A1 SU604154 A1 SU 604154A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- last
- bit
- input
- register
- output
- Prior art date
Links
Landscapes
- Studio Devices (AREA)
Description
(54)П-КАНАЛЬНЫЙ КОЛЬЦЕВОЙ РАСПРЕДЕЛИТЕЛЬ
вход элемента ИЛИ последнего канала подключен к шине установки, а счетные входы триггеров соединены с шиной тактировани , а также формирователь,(п-1) дополнительных элементов И и (п-2) дополнительных элементов ИЛИ, выход элемекта ИЛИ последнего канала через формирсвателгь соединен с первыми входами дополнительных элементов И, второй вход каждого из которых, кроме последнего , подключен к выходу соответствующего дополнительного элемента ИЛИ,второй вход последнего дополнительного элемента И соединен с шиной управлени (п-1)-го канала, выход каждого дополнительного элемента И, начина со второго , соединен со вторым нулевым входом соответствующего триггера и с первым входом дополнительного элемента ИЛИ предьщущего канала, а выход первого дополнительного элемента И - со вторым нулевым элементом соответствующего триггера, второй вход каждого дополнительного элемента ИЛИ подключен к соответствующей шине управлени .
На чертеже представлена схема п-канального кольцевого распределител . i
п-Канальный кольцевой распределител содержит п-раэр дный регистр 1, (на чертеже представлен 4-х разр дный регистр ) , каждый разр д которого состоит из триггера 2, элемента- ИЛИ 3, элемента И 4, инвертора 5и элемента И 6, формирователь 7, (п-1) элементов И 8 и (п-2) элементов ИЛИ 9.
В каждом разр де регистра 1 единичный выход триггера 2 подключен к первому входу элемента ИЛИ 3, выход которого подключен к первым входам элементов И 4 и 6. Второй вход элемента И 4 подключен к разрешающей шине 10, второй вход элемента И б - к выходу инвер тора 5 вход которого подключен к выходу элемента И 4.
Выходы элемента И 4, инвертора 5 и элемента И б каждого разр да подключены соответственно к единичному и нулевому входам триггера 2 и ко второму входу элемента ИЛИ 3 каждого последующего раэр да. Выходы элемента И 4, инвертора 5 и элемента И б последнего разр да подключены соответственно к единичному и нулевому входам триггера 2 и ко второму входу элемента ИЛИ 3 первого разр да. Счетные входы триггеров всех разр дов регистра подключены к шине тактировани 11.
Третий вход элемента ИЛИ 3 последнего разр да регистра подключен к шине 12 начального сигнала, а вход формировани 7 - к выходу элемента ИЛИ 3 последнего разр да регистра.
Первые входы всех элементов И 8 объединены и подключены к выходу формировател 7. Второй вход каждого элемента И 8, кроме последнего, подключен к выходу соответствующего элемента ИЛИ 9 .
Первый вход каждого эле мента ИЛИ 9 и второй вход последнегоЭлемента И 8 подключены к разрешающим шинам 10 соответствующих разр дов регистра.
Второй вход каждого элемента ИЛИ 9, начина с первого, подключен к выходу каждого последующего элемента И 8, начина со второго.
Выход каждого элемента И 8, подключен ко входу установки в соответствующего триггера 2 Кс1ждого разр да , кроме последнего.
Устройство работает следующим образом .
Начальный сигнал подаетс по шине 12 и через элементы ИЛИ 3, И 4 последнего разр да поступает на единичный, а через инвертор 5 - на нулевой входы триггера 2 первого разр да регистра, и по заднему фронт.у импульса переключени , поступающего по шине 11, триггер 2 первого разр да переключаетс в единичное состо ние.
С единичного выхода триггера 2 первого разр да разрешающий потенциал через элементы ИЛИ 3, И 6 первого разр да и элементы ИЛИ 3, И 4 второго разр да поступает на единичный, а через инвертор 5 второго разр да - на нулевой входы триггера 2 третьего разр да , поэтому по заднему фронту следующего импульса переключени , поступающего ло шине 11, устанавливаетс в единичное состо ние триггер 2 третьего разр да.
С единичного выхода триггера 2 третьего разр да разрешающий потенциал через элементы ИЛИ 3, И 4 третьего разр да поступает на единичный, а через инвертор 5 - на .нулевой входы триггера 2 четвертого разр да, и по заднему фронту следующего импульса переключени устанавливаетс в единичное состо ние триггер 2 последнего четвертого разр да.
Далее цикл повтор етс .
Если разрешено включение последнего разр да регистра (разрешающий потенциал присутствует на шинр 10 предпоследнего разр да), то при по влении сигнала аа выходе элемента ИЛИ 3 последнего разр да регистра должны устанавливатьс в О триггеры всех разр дов регистра, кроме последнего.
Это осуществл етс следующим образом .
С выхода элемента ИЛИ 3 последнего разр да регистра сигнал поступает на вход формировател 7, который с началом сигнала формирует короткий импульс поступающий на первый вход каждого элемента И 8.
На второй вход последнего элемента И В подаетс разрешающий потенциал с шины 10 предпоследнего разр да регистра , поэтому импульс формировател проходит через него на вход установки
в О триггера последнего разр да регистра. Так как выход каждого элемента И 8, начина с последнего, через соответствующий элемент ИЛИ 9 св зан со вторым входом каждого предыдущего элемента И 8, то по вление импульса формировател на выходе последнего элемента и 8 обеспечивает его по вление на выходах всех предыдущих элементов И 8, а, следовательно, и на входах установки в О триггеров соответствующих разр дов регистра.
Таким образом, в этом случае при по влении сигнала на выходе элемента ИЛИ 3 последнего разр да регистра на входы установки в О триггеров всех разр дов регистра, кроме последнего, поступают импульсы, устанавливающие их в нулевое состо ние.
Если запрещено включение последнего разр да регистра (выдан запрет по шине 10 предпоследнего разр да), то сигнал на выходе элемента ИЛИ 3 последнего разр да регистра по вл етс при включении самого старшего из разрешенных разр дов.
В этом случае Гюследний элемент И 8 закрыт сигналом запрета, выдаваемым по шине 10 предпоследнего разр да регистра , и установка в О триггеров разр дов регистра начинаетс с разр да , предшествующего самому старшему из разрешенных.
Claims (2)
1.Авторское свидетельство СССР
№ 416873,кл. Н 03 К 17/76, 05.06.72.
2.Авторское свидетельство СССР
375789,кл. Н 03 К 17/00, 19.07.71.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762356178A SU604154A1 (ru) | 1976-05-10 | 1976-05-10 | -Канальный кольцевой распределитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762356178A SU604154A1 (ru) | 1976-05-10 | 1976-05-10 | -Канальный кольцевой распределитель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU604154A1 true SU604154A1 (ru) | 1978-04-25 |
Family
ID=20659931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762356178A SU604154A1 (ru) | 1976-05-10 | 1976-05-10 | -Канальный кольцевой распределитель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU604154A1 (ru) |
-
1976
- 1976-05-10 SU SU762356178A patent/SU604154A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU604154A1 (ru) | -Канальный кольцевой распределитель | |
SU576662A1 (ru) | Делитель на 7 | |
SU553737A1 (ru) | Устройство синхронизации | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU645284A1 (ru) | Двоичный преобразлватель кодчастота | |
SU790223A1 (ru) | Устройство задани выдержек времени | |
SU995314A1 (ru) | Двухканальный аналого-цифровой преобразователь | |
SU372690A1 (ru) | РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,! | |
SU563719A1 (ru) | Распределитель на каналов | |
SU834852A2 (ru) | Генератор радиоимпульсов со случай-НыМи пАРАМЕТРАМи | |
SU798773A2 (ru) | Устройство дл формировани временныхиНТЕРВАлОВ | |
SU697992A2 (ru) | Устройство дл регистрации информации | |
SU474803A1 (ru) | Устройство дл управлени сдвигами | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
SU405180A1 (ru) | КОЛЬЦЕВОЙ СЧЕТЧИК НА ПОТЕНЦИАЛЬНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ <гИ —НЕ», «ИЛИ —НЕ» | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU877791A1 (ru) | Делитель частоты импульсов с управл емым коэффициентом делени | |
SU669350A1 (ru) | Устройство дл ввода информации | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU544120A1 (ru) | Устройство дл синхронизации импульсов | |
SU921094A1 (ru) | Дес тичный счетчик | |
SU834918A1 (ru) | Сенсорный переключатель | |
SU531254A2 (ru) | Генератор импульсов | |
SU930751A1 (ru) | Устройство дл выделени серий импульсов |