SU877791A1 - Делитель частоты импульсов с управл емым коэффициентом делени - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо автоматическое изменение коэффициента деления частоты следования импульсов, а также получение дробного коэффициента деления.

Делитель частоты импульсов с управляемым коэффициентом деления, состоящий из η-разрядного регистра, первого элемента И-НЕ и второго элемента И-НЕ; первый вход которого подключен к выходу первого элемента И-НЕ, входы которого подключены к выходам разрядов рекуррентного регистра, пёр- 15 вый тактовый вход которого подключен к входу делителя £1].

Известен также делитель частоты импульсов с управляемым коэффициентом 20 деления, содержащий регистр, кольцевой регистр', первый и второй эле-, мент И-НЕ и преобразователь кодов, выходы которого соединены.с информационными входами регистра, первый 25 вход синхронизации которого соединен с входом делителя частоты с управляемом коэффициентом деления, а выход регистра соединен с входом первого элемента И-НЕ, вход преобразователя 30 кодов соединен с выходом последнего разряда кольцевого регистра £2J.

Недостатком известных делителей частоты импульсов с управляемым коэффициентом деления является ограниченность их функциональных возможностей ,

Цель изобретения - расширение функциональных возможностей.

Поставленная цель достигается тем, что в делитель частоты импульсов с управляемым коэффициентом деления, содержащий регистр, кольцевой регистр, первый и второй элементы И-НЕ и преобразователь кодов, выходы которого соединены.с информационными входами регистра, первый вход синхронизации которого соединен с входом делителя частоты с' управляемом коэффициентом деления, а выход регистра соединен с входом первого элемента И-НЕ,· вход преобразователя кодов соединен с·выходом последнего разряда кольцевого регистра,.введены первый и второй элементы НЕ, управляющие входы преобразователя кодов соединены с входами записи программы делителя частоты с управляемым коэфг фициентом деления, вход установки которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с входом второго элемента НЕ и выходом первого элемента И-НЕ, дополнительные входы которого соединены с дополнительными выходами регистра, второй вход синхронизации и вход управления которого соединены с выходом второго элемента И-НЕ, а выход второго элемента НЕ соединен с первым входом.синхронизации кольцевого регистра, второй вход синхронизации и вход управления которого соединены с входом установки делителя частоты с управляемым коэффициентом деления, шина единичного логического сигнала соединена с первым информационным входом кольцевого регистра, остальные информационные входы которого соединены с шиной нулевого логического сигнала, а дополнительные выходы кольцевого регистра соединены с дополнительными выходами преобразователя кодов.

• Преобразователь кодов содержит группы двухвходовых элементов И-НЕ и многовходовые элементы И-НЕ, выхода которых соединены с выходами преобразователя кодов, а входы каждого из многовходовых элементов И-НЕ соединены с выходами двухвходовых элементов И-НЕ соответствующей группы, Первые входы двухвходовых элементов И-НЕ соединены с соответствующими управляющими входами преобразователя кодов, дополнительный'i-й вход которого соединен с вторыми входами !-ых< двухвходовых элементов И-ΉΕ каждой из групп двухвходовых элементов И-НЕ, а второй вход последнего двухвходового элемента И-НЕ каждой из групп двухвходовых элементов Й-НЕ соединен с входом преобразователя кодов.

На фиг. 1 приведена структурная схема делителя частоты импульсов с управляемым коэффициентом деления; на фиг. 2 - структурная схема разователя кодов.

Делитель частоты импульсов ляемым коэффициентом деления жит регистр 1, первый 3 и второй 4 элементы И-НЕ, первый 5 и второй 6 элементы НЕ и преобразователь 7 кодов, выхода которого соединены с информационными входами регистра 1, первый вход синхронизации которого соединен с входом 8 делителя частоты с управляемым коэффициентом деления, а выход регистра 1 соединен с входом первого элемента И-НЕ 3, вход преобразователя 7 кодов соединен с выходом последнего разряда кольцевого регистра 2, управляющие входа преобразовате- . ля 7 кодов соедйнены с входами 9 записи программы делителя частоты с управляемым коэффициентом деления, вход 10 установки которого соединен с входом первого элемента 5 НЕ, вы10 преоб45 с управсодеркольцевой регистр 2, ход которого соединен с первым входом второго элемента 4 И-НЕ, второй вход которого соединен с входом второго элемента б НЕ и выходом первого элемента 3 И-НЕ, дополнителиные входы которого соединены с дополнительными выходами регистра 1, второй вход синхронизации и вход управления которого соединены с выходом второго элемента 4 И-НЕ, а выход второго элемента 6 НЕ соединен с первым, Входом синхронизации кольцевого реистра 2, второй вход синхронизации и вход управления которого соединены с входом установки делителя частоты с управляемым коэффициентом деления, шина 11 единичного логического сигнала соединена с первым информационным входом кольцевого регистра 2, остальные информационные входа которого соединены с шиной 12 нулевого логического сигнала, а дополнительные выходы кольцевого регистра 2 соединены с дополнительными выходами преобразователя 7 кодов. с

Преобразователь 7 кодов содержит группы 13 двухвходовых элементов И-НЕ и многовходовые элементы 15 И-НЕ, выходы которых соединены с ходами преобразователя 7-кодов, выа входы каждого из многовходовых элементов 15 И-НЕ соединены с выходами двухвходовых элементов 14 И-НЕ соответствующей группы 13, первые входа дв1&входовых элементов 14 И-НЕ соединены с соответствующими управляю^· щими входами преобразователя 7 кодов дополнительный ί-й вход которого соединен с вторыми входами > -ых двухвходовых элементов 14 И-НЕ каждой из групп двухвходовых элементов И-НЕ, а второй вход последнего двухвходового элемента 14 И-НЕ каждой из групп 13 двухвходовых элементов И-НЕ соединен с входом преобразователя 7 кодов. Устройство работает следующим образом.

При поступлении на вход 10 установки одиночного импульса кольцевой регистр 2 приходит в состояние, соответствующее коду на его информационных входах, и на вход преобразователя 7 кодов поступает W-разрядный код 100.0.0 Преобразователь 7 кодов в соответствии с заданной программой преобразует входной код состояния разрядов кольцевого регистра 2 в выходной код, подаваемый на информационные входы регистра 1, .

Сигнал Yj (j»l ,2 ,... ,π), подаваемый на j-й информационный вход регистра теле

1, определяется в преобразова· 7 кодов из соотношения:

где А., . · - коэффициенты, принимаί ющие значения 0 или 1 в в соответствии с кодом . программы;

^А, - состояние i-ro разряда кольцевого регистра 2.

Импульс установки, проходя через элемент 5 НЕ, и элемент 4 И-НЕ, поступает на вход управления и второй вход синхронизации регистра 1, и разряда регистра 1 устанавливаются в состояния; соответствующие коду на информационных входах. Изменение состояний регистра 1 происходит под действием импульсов, поступающих на вход 8 при отсутствии сигнала установки на вход 10 управления. Коэффициент деления К (1=1,2,...,ш) определяется количеством состояний регистра 1 от установленного до состояния логической 1 каждого разряда, Ή-Разрядный код 11... 1 этого состояния поступает на элемент 3 И-ИЛИ, Сигнал с выхода этого элемента через элемент 6 НЕ поступает на первый вход синхронизации кольцевого регистра 2 и сдвигает логическую l” в следующий его разряд, изменяя код состояния кольцевого регистра 2. Преобразователь 7 кодов подает на информационные входы регистра 1 следующий запрограммированный код, который под действием того же сигнала с выхода элемента 3 Й-НЕ, проходящего через элемент 4 И-НЕ и поступающего на вход управления и второй вход синхронизации регистра 1,' устанавливает его в соответствующее состояние, определяющее следующий коэффициент деления k (i=1,2.,...,m) Так происходит изменение коэффициента деления К^К^, Kg, ·« «, К К^,... На выходе делителя появляются по чадному импульсу от Kj , К_А,.., K_w, ,. .. входных. Эти импульсы могут быть 40 использованы для управленья различными процессами с изменяемой временной программой, а также составляют последовательность с частотой в Кд. раз меньшей, чем у входной последовательности, где

AM.

м

Claims (2)

1 Изобретение относитс  к автоматике и вычислительной технике и может: быть использовано в устройствах где необходимо автоматическое изменение коэффициента делени  частоты следовани  ::мпульсов, а также получение дроб ного коэффициента делени . Делитель частоты импульсов с управл емым коэффициентом делени , соето щий из п-разр дного регистра, первого элемента И-НЕ и второго элемента И-НЕ, первый вход которого подйлючен к выходу первого элемента Н-НЕ входы которого подключены к выходам разр дов рекуррентного регистра, пёрвый тактовый вход которого подключен к входу делител  l. Известен также делитель частоты импульсов с управл емым коэффициенто делени , содержащий регистр, кольцевой регистр , первый и второй эле-, мент И-НЕ и преобразователь кодов, выходы которого соединены.с информационными входами ретастра, первый вход синхронизации которого соединен с входом делител  частоты с управл е мом коэффициентом делени , а выход регистра соединен с входом первого элемента И-НЕ, вход преобразовател  кодов соединен с выходом последнего разр да кольцевого регистра 2j. Недостатком известных делителей частоты импульсов с управл емым коэффициентом делени   вл етс  ограниченность их функциональных возможностей . Цель изобретени  - расширение функциональных возможностей. Поставленна  цель достигаетс  тем, что в делитель частоты импульсов с управл емым коэффициентом делени , содержащий регистр, кольцевой регистр , первый и второй элементы И-НЕ и преобразователь кодов, выходы которого соединены.с информационными входами реатистра, первый вход синхронизации которого соединен с входом делител  частоты с управл екплм коэффициентом делени , а выход регистра соединен с входом первого элемента И-НЕ,. вход преобразовател  ко- дов соединен свыходом последнего разр да кольцевого регистра,.введены первый и второй элементы НЕ, управл ющие входы преобразовател  кодов соединены с входами записи программы делител  частоты с управл емым коэфг фициентом делени , вход установки которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И-Н второй вход которого соединен с входом второго элемента НЕ и выходом первого элемента И-НЕ, дополнительны входы которого соединены с дополните ными выходами регистра, второй вход синхронизации и вход управлени  кото рого соединены с выходом второго эле мента И-НЕ, а выход второго элемента НЕ соединен с первым входом.синхронизации кольцевого регистра, второй вход синхронизации и вход управлени  которого соединены с входом установ ки делител  частоты с управл е1«ым коэффициентом делени , шина единичного логического сигнала соединена первым информационным входом кольце вого регистра, остальные информацио ные входы которого соединены с шиной нулевого логического сигнала, а дополнительные вьпсоды кольцевого регистра соединены с дополнительными выходами преобразовател  кодов, . Преобразователь кодов содержит группы двухвходовых элементов И-НЕ и многовходовые элементы И-НЕ, выходы которых соединены с выходами преобразовател  кодов, а входы каждого из многовходовых элементов И-НЕ сое динены с выходами двухвходовых элементов И-НЕ соответствующей группы, Лервые входы двухвходовых элементов И-НЕ соединены с соответствуквдими управл ющими входами преобразовател  кодов, дополнительныйi-и вход которого соединен с вторыми входами 1-ы двухвходовых элементов И-НЕ каждой из групп двухвходовых элементов И-НЕ а второй вход последнего двухвходового элемента И-НЕ каждой из групп двухвходовых элементов Й-НЕ соединен с входом преобразовател  кодов. На фиг. 1 приведена структурна  схема делител  частоты импульсов с управл емым коэффициентом делени ; на фиг. 2 - структурна  схема преобразовател  кодов. Делитель частоты импульсов с упр л емым коэффициентом делени  содер жит регистр 1, кольцевой регистр 2, первый 3 и второй 4 элементы И-НЕ, первый 5 и второй 6 элементы НЕ и преобразователь 7 кодов, выходы которого соединены с информационными входами регистра 1, первый вход син хронизации которого соединен с входом 8 делител  частоты с управл емо коэффициентом делени , а выход регистра 1 соединен с входом первого элемента И-НЕ 3, вход прйобразовате л  7 кодов соединен с выходом последнего разр да кольцевого регистра 2, управл ющие входы преобразовател  7 кодов соединены с входами 9 записи программы делител  частоты с управл емым коэффициентом делени , вход 10 установки которого соединен с входом первого элемента 5 НЕ, выход которого соединен с первым входом второго элемента 4 И-НЕ, второй вход которого соединен с входом второго элемента б НЕ и выходом первого элемента 3 И-НЕ, дополнителиные входы которого соединены с дополнительными выходами регистра 1, второй вход синхронизации и вход управлени  .которого соединены с выходом второго элемента 4 И-НЕ, а выход второго элемента 6 НЕ соединен с первым, «входом синхронизации кольцевого регистра 2, второй вход синхронизации и вход управлени  которого соединены с входом установки делител  частоты с управл емым коэффициентом делени , шина 11 единичного логического сигнала соединена с первым информационным входом кольцевого регистра 2, остальные информационные входы которого соединены с шиной 12 нулевого логического сигнала, а дополнительные выходы кольцевого регистра 2 соединены с дополнительными выходами преобразовател  7 кодов.с Цреобразователь 7 кодов содержит группы 13 двухвходовых элементов 14 И-НЕ и многовходовые элементы 15 И-НЕ, выходы которых соединены с выходами преобразовател  7-кодов, а входы каждого из многовходовых элементов 15 И-НЕ соединены с выходами двух входовых элементов 14 И-НЕ соответ твующей группы 13, первые входы дв5 входовых элементов 14 И-НЕ соединены с соответствующими управл ю щими входами преобразовател  7 кодов дополнительный i-й вход которого соединен с вторыми входами i -ых двухвходовых элементов 14 И-НЕ каждой из групп двухвходовых элементов И-НЕ, а второй вход последнего двухвходового элемента 14 И-НЕ каждой из групп 13 двухвходовых элементов И-НЕ соединен с входом преобразовател  7 кодов. Устройство работает следующим образом . При поступлении на вход 10 установки одиночного импульса кольцевой регистр 2 приходит в состо ние, соответствующее коду на его информационных входах, и на вход преобразовател  7 кодов поступает М-разр дный код 100.0,0 Преобразователь 7 кодов в соответствии с заданной программой преобразует входной код состо ни  разр дов кольцевого регистра 2 в выходной код, подаваемый на информационные входы регистра 1, . Сигн Yj j I , 2 ,... , n), подаваемый на J-й, информационный вход регистра 1, определ етс  в преобразователе 7 кодов из соотношени } Ч:--ii Atj-f)i nxv; - коэффициенты, примимаюцие значени  О или 1 в в соответствии с кодо , программы; - состо ние i-ro разр  да кольцевого регистра 2. Импульс установки, проход  через элемент 5 НЕ,и элемент 4 И-НЕ, посту пает на вход управлени  и второй вхо синхронизации регистра 1, и разр ды ре.гистра 1 устанавливаютс  в состо ни / соответствующие коду на информа цибнных входах. Изменение состо ний регистра 1 происходит под действием импульсов, поступгшзщих на вход 8 при отсутствии сигнала установки на вход 10 управлени . Коэффициент дЬле ни  К(,2,...,т) определ етс  количест ом состо ний регистра L от ус тановленного до состо ни  логической 1 каждого разр да, И-Разр дный код 11. этого состо ни  поступает на элемент 3 И-ИЛИ, Сигнал с выхода это гр элеме1 та через элемент б НЕ посту .на первый вход сйнхронизг1ции кольцевого регистра 2 и сдвигает логическую 1 в следуквдий его разр д, измен   код состо ни  кольцевого регистра 2. Преобразователь 7 кодов по дйет на информационные входы регистра 1 следующий эапрограшмированный код, который под действием toro же сигнала с выхода элемента 3 Й-НЁ, проход щего через элемент 4 И-НЕ и поступакадего на вход управлени  и второй вход синхронизации регистра 1 устанавливает его в соответствующее состо ние, определ ющее следунлций коэффициент делени  k (i 1,2,... ,m Так происходит изменение коэффициента делени  , К, «««г tn На выходе делител  по вл ютс  по ;рдному импульсу от К , К, . . , Кц), К , . входных. Эти импульсы могут быть использованы дл  управлени  различны ми процессами с измен емой зремен ной программой, а также составл ют последовательность с частотой в К драз меньшей, чем -у входной последовательности , где Формула изобретени  1. Делитель частоты импульсов с управл емом коэффициентом делени , содержащий регистр, кольцевой ре- гистр, первый и второй элементы И-НЕ и преобразователь кодов, выходы кото рого соединены с информационны вхо дами регистра, первый вход синхронизации которого соединен с входом делител  частоты с управл емым коэффициентом делени , а выход регистра соединен с входом первого элемента И-НЕ, вход преобразовател  кодов соединен с выходом последнего разр да кольцевого регистра, о т л и ч а ю щ и и с   тем, что, с целью расширени  функциональных возможностей , в него введены первый и второй элементы НЕ, управл ющие входы преобразовател  кодов соединены с входами записи программы делител  частоты с управл емым коэффициентом делени , вход установки -которого соединен с входом-первого элемента НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с входом второго элемента НЕ и выходом перво- . го. элемента И-НЕ, дополнительные входы которого соединены с дополнительнын и выходами регистра, второй .вход синхронизации и вход управлени  которого .соединены с выходом второго элемента И-НЕ, а выход второго. элемента НЕ соединен с первым входом синхронизации кольцевого регистра , второй вход синхронизации и вход управлени  которого соединены с входом установки делител  частоты с управл емым коэффициентом делени , шина единичного логического сигнала соединена с первым информационным входом кольцевого регистра, остальные информационные, входы которого соединены с шиной нулевогологического сигнала, а дополнительное выходы кольцевого регистра соединены с дополнительными выходами преобразовател  кодов . -.

2. Делитель по п. 1, о т л и .ч а ю щ и и с  . тем, что преобразователь кодов содержит группы двухвходовых элементов И-НЕ и многовходовые элементы И-НЕ, выходы которых соединены с выходами пр.еобразовател  кодов , а входы, каждого из кшоговходовых элементов И-НЕ соединены с выходами двухвхоДовых элементов И-НЕ соответствующей группы, первые входы двух- , входовых элементов И-НЕ соединены с соответствующими управл ющими входами ппеобЬазовател  кодов, дополнительный i-й вход которого соединен с вторыми входами I-ых ДВУХВХОДОВЫХ элеейтов И-НЕ каждой из групп вухвходовых элементов И-НЕ соеинен с входом преобразовател  кодов. Источники информации, рин тые во внимание экспертизе 1.Акцептованна  за вка Великобригании 1501279,кл.Н 03 К 21/36,1979.1 2, Авторское свидетельство СССР 354578, кл. И 03 К 23/00, 1972 (прототип).