квдем входе требуетс прибавл ть или вычитать единицу либо передавать вхо ной код без изменени . Цель изобретени - расширение об ласти применени за счет возможности вьшода входного кода без изменени и уменьшени значени входного кода на единицу, а также повышение быстродей стви . Г Поставленна цель достигаетс тем что устройство дл изменени п-раз-. р дного двоичного числа на единицу, содержащее (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход каждого i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ( 2,..., п-1) подключен к (1+1)-му вход ному разр ду двоичного п-разр дного числа, выход каждого i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к (itl)-My выходному разр ду двоичного п-разр д ного числа, устройство также содержит п дополнительныхэлементов ИСКЛЮ ЧАЩЕЕ ИЛИ и (п-1) элементов И, причем первый вход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подклю чен к- первому входному разр ду двоич ного п-разр дного числа, второй вход первого дополнительного элемента ИС КЛЮЧАЮЩЕЕ ИЛИ подключен К управл ющему входу задани режима работьа устро ства и к первым управл ющим входам элементов И, выход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходному разр ду двоичного п-разр дного числа, первые входы J-X дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ ( j i+l) подклю чены к второму управл ющему входу задани режима работы устройства, вто-рой вход J-го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к i-му входному разр ду двоичного п-ра р дного числа соответственно, выход J -го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к i-м информационным входам Мц элементов И (К i, i+l,...,n-l, MK n-i) , -ВЫХОД i-ro элемента И подключен к второму входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Сущность изобретени заключаетс в том, что эа счет введени в известный блок изменени двоичного кода п-го элемента 2 ИСКЛЮЧАЮЩЕЕ-ИЛИ, п-1 элементов И и п-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ при-нулевом потенциале на управл ющем входе осуществл етс передача входного кода на выходы блока без изменени , а при единичном потенциале на управл ющем входе в зависимости от потенциала на входе переключени реверса блока осуществл етс либо прибавление, единицы к входному числу за счет инвертировани значений кода в младших разр дах до того разр да включительно , в Котором впервые встречаетс ло гический ноль, либо вычитание единицы от входного числа за счет инвертировани значений кода в младших разр дах до того разр да включительно, в котором впервые встречаетс логическа единица. При этом максимальна задержка прохождени сигналов во всех разр дах одинакова и равна времени прохождени сигнала через два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через один элемент И. На чертеже представлена принципиальна схема устройства дл изменени п-разр дного двоичного числа на единицу . Устройство содержит управл ющий шход 1, вход 2 переключени реверса, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, п-1 элементов И 4, п-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Первые входы каждого j( j i+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и каждого 1 (i 1-n-l) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединены с j разр дом dj входного числа; второй вход первого элемента ИСКЛЮЧАЮ- . ЩЕЕ ИЛИ 3 соединен с первыми входами 1 п-1 элементов И 4 и подключен к управл ющему входу 1, а вход 2 переключени реверса соединен с вторыми входами 1 п-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Выход каждого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединен с i+1 входами i-n-1 элементов И 4, выход каждого i элемента И 4 соединен с вторым входом К (К i+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, а выход каждого j элемента ИСКЛЮЧАЩЕЕ ИЛИ 3 вл етс выходом j разр да выходного числа. Устройство работает следующим образом . На входы устройства поступает число , заданное п-разр дным двоичнУМ КО дом d , aj,..., ctp. При наличии нуле- вого потенциала, на управл ющем входе. 1 на первых входах, а следовательно, и на выходах элементов И 4 имеет месгто нулевой потенциал, поэтому входной код а , q ,..., «f, передаетс через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 на выход блока без изменени . При наличии единичного потенциала на управл ющем входе 1 в зависимости от потенциала на входе 2 переключение реверса осуществл етс изменением входного числа на единицу. Если на входе 2 имеет место нулевой потенциал, то потенциал на выходе каждого i дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соответствует погтенциалу на j входе устройства. При этом, если младший разр д « входного числа вл етс нулевым, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируетс сигнал о(-а, а на выходах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируютс сигналы с«. ..OJ ... .«п соответствующие входному коду 0(2 ... с(.... Of г, . Если младший разр д р-, входного числа вл етс единичным, то элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 осуществл ют инвертирование входных сигналов от первого раур да «1 до того разр да включительно, в котором впервые встречаетс логический ноль. Остальные разр ды входг ного кода подаютс на выход без изменени . Это эквивалентно прибавлению к входному числу логической единицы .
Если на входе 2 имеет место единич ный потенциал, то сигнал на вькоде каждого i элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соответствует инвертированному сигнаглу на j входе а блока. При этом/ если младший разр д « входного числа вл етс единичным, то на выходе первого элемента ИСКЛЮЧАКВДЕЕ ИЛИ 3 формируетс сигнал al, 6i , а на выходах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируютс сигналы aj... dj ... df,/ соответствующие входному коду q . .. Oj- . . . «f, . Если младший разр д входного числа вл етс нулевым, то элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 осуществл ют инвертирование входных сигналов от первого разр да до того разр да включительно, в котором впервые встречаетс логическа единица. Остальные разр ды входного кода передаютс на выход без изменени . Это эквивалентно вычитанию от входного числа Эу , ,... an логической единицы.