SU1277089A1 - Устройство дл вычислени булевых производных - Google Patents
Устройство дл вычислени булевых производных Download PDFInfo
- Publication number
- SU1277089A1 SU1277089A1 SU853884705A SU3884705A SU1277089A1 SU 1277089 A1 SU1277089 A1 SU 1277089A1 SU 853884705 A SU853884705 A SU 853884705A SU 3884705 A SU3884705 A SU 3884705A SU 1277089 A1 SU1277089 A1 SU 1277089A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- boolean
- outputs
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и предназначено дл автомати- зации процесса вычислени булевых производных. Цель изобретени - повышение быстродействи устройства, Устройство содержит входы значений булевой фракции, входы номеров переменных , по которым вычисл етс булева производна , блок формировани наборов , два мультиплексора, группу элементов НЕРАВНОЗНАЧНОСТЬ, элемент НЕРАВНОЗНАЧНОСТЬ, два демультиплексора , элементы ИЛИ, триггеры, выходы значений булевой производной. В процессе работы блок формировани наборов формирует множество двоичных наборов, дл каждого из которых определ етс значение булевой фракции (на выходах мультиплексоров). Результат сравнени с выхода элемента НЕРАВНОЗНАЧНОСТЬ через демультиплексоры и элементы ИЛИ занос тс в соответствующие триггеры. По окончании всех тактов на выходах сформировано значение § булевой производной. Устройство позвол ет вычислить булевы производные (П за 2 такт, что в 2 раза быстрее, чем аналогичные технические решени . Устройство может найти применение в системах автоматизированного проектировани технических средств контрол , а также дл реализации макроьо команды вычислени булевых производных в специализированных процессорах , 1 з.п. ф-лы, 3 ил. о 00 со
Description
Изобретение относитс к автоматике и вычислительной технике и предназначено дл автоматизации процесса вычислени булевых производных (синонимы: булева разность, булев дифференциал) при проектироваг-ми средств тестового контрол и аппаратурного контрол комбинационных схе
Цель изобретени повышение быс .тродействи устройства.
На фиг., 1 изображена блок-схема устройства дл вычислени булевых производных; на фиг. 2 - блок-схема бл ка формировани наборов; на фиг, 3 блок-схема настраиваемой логической чейки.
Устройство содержит входы 1 значений булевой функции, входы 2 номеров переменных, по которым вычисл етс булева производна , блок 3 формировани наборов, мультиплексоры 4 и 5, группу 6 -6 элементов НЕРАВНОЗНАЧНОСТЬ, элемент НЕРАВНОЗНАЧНОСТЬ 7, демультиплексоры 8 и 9, элементы ИЛИ 10, триггеры 11 -11„п, выходы 12 значений булевых производных. Блок 3 формировани наборов содержит элемент И 13, триггер 14, генератор 15 импульсов, управл ющий вход 16, выходы 17 блока формировани набора, настраиваемые
логические чейки
Настраиваема логическа чейка 18 содержит элементы И 19 и 20, элемент НЕ 21, триггер 22 со счетным входом элемент ИЛИ 23, входы 24 и 25, выходы 26 и 27.
Все элементы схемы вл ютс стандартнъ1ми и могут быть выполнены по любой известной схеме.
Рассмотрим назначение и состав элементов схемы.
Входы 1 значений булевой функции имеют 2 разр дов. Значени исходной булевой функции на всех двоичных наборах входных переме1шых .(таблица истинности булевой функции ) подаютс на соответствувэщие разр ды входов 1, причем значение булевой функции на i-м наборе.подаетс на (i+1)-й разр д входов 1 (, ).
На входы 2 номеров переменных, по которым вычисл етс булева производна , подаетс п-разр дшлй двоичный код, несущий информацию о том по каким переменным вычисл етс булева производна . Если она вычисл етс по переменной х, то i-й
разр д двоичного кода принимает знаЧ , иначе - О.
чение
Блок 3 формировани наборов предназначен дл формировани .наборов
(двоичных слов) в зависимости от значений номеров переменных, по которым вычисл етс булева производна .
Настраиваема логическа чейка 18 (фиг. 3) в зависимости от значени сигнала на входе 25 чейки может работать в двух режимах: при сигнале на входе 25 на выходе 26 формируетс сигнал О, а на вы . ход 27 проходит сигнал с входа 24
S чейки; при сигнале О на входе 25 элемент И 19 закрываетс , а элемент И 20 открываетс , при этом на выходы 26 и 27 чейки поступает сигнал с выхода триггера 22 со счетным входом, т.е. в зависимости от значени сигнала на входе 25 (1 или О) настраиваема логическа чейка 18 соедин ет вход 24 и выход ,27 чейки (при этом на выходе 26
5 чейки формируетс сигнал О) либо работает как триггер со счетным входом , значение сигнала с выхода которого поступает на выходы 26 и 27 чейки.
д Блок 3 формировани наборов раб .отает следующим образом.
В исходном состо нии триггер 14 находитс в состо нии 1, а триггеры 22 - в состо нии О. На управл ющий вход 16 подаетс сигнал 1, при-этом открываетс элемент И 13 и иютульсы С: выхода генератора 15 импульсов поступают на первый вход настраиваемой логической чейки 18.,, Если сигнал на втором входе (поз, 25 на фиг. 3) этой чейки , то чейка передает свой первый выход (и, следовательно, на первый вход чейки 18 импульсы с выхода элемента 13, а на своем втором выходе О. Если сигнал на втором входе чейки 18 , равен О, то чейка работает как счетный триггер, значени которого поступают на первый вход следующей чейки 1 8 и на второй выход чейки. Аналогично работают все настраиваемые чейки. При по влении на первом выходе чейки 1 8 сигнала 1 сбрасываетс триггер 14 в состо ние О, при этом закрываетс элемент И 13 и импульсы с выхода генератора 15 импульсов не проход т на вход элемента И 13. Это свидетельствует о том, что все необходимые двоичные наборы сформированы и получен результат, сформированный в триггерах 11 -Пхь . Рассмотрим работу блока 3 формировани наборов на конкретном примере . Пусть , и булеву производную необходимо вычислить по переменной. Xj, На входы 2 значений переменных, по которым вычисл етс ,булева прои водна , подаем код 0100 (нумераци разр дов с начала кода),. При этом на выходах 17 блока 3 формировани наборов будет сформирована последовательность двоичных наборов: 0000; 0001; 0100; 0101; 1000-; 1001; 1100; 1101, т.е. настраиваема чейка 18. формирует сигнал О во втором (спр ва) разр де на всех наборах. Мультиплексоры 4 и 5 предназначе ны дл выдачи на свои выходы значений булевой функции на наборе, код которого поступает на управл ющие входы мультиплексоров. Элемент НЕРАВНОЗНАЧНОСТЬ 7 предназначен дл сравнени значений с выходов элементов 4 и 5, Если указанные значени отличаютс , то на выходе элемента НЕРАВНОЗНАЧНОСТЬ 7 формируетс сигнал - 1, иначе . Демультиплексоры 8 и 9 работают как обычгаш коммутаторы и переда ют значение сигнала на информационном входе на соответствующий выход демультиплексора в зависимости от значени управл ющего слова, поступающего на управл ющие входы демуль типлексоров (при значении управл ющего слова О,,.00 - на первый выхо О,,,01 - на второй и т.д.). На входы триггеров п сигнал 1 проходит через соответствующие элементы ИЛИ 10 -10, в зависимости от значени сигналов на выходах мультиплексоров. В исходном состо нии триггеры I 1 -1 L наход т с в состо нии 0...0. Устройство работает следующим образом. Значение булевой функции (табли ца истинности) подаетс на входы 1 значений булевой функции. На входы 2 номеров переменных, по которым вы числ етс производна , подаетс празр дный двоичный код, i-й разр д которого равен 1, если вычисл етс булева производна по переменной X... После подачи на управл ющий сигнала 1 блок 3 формировани наборов формирует 2 наборов при вычислении булевой производной по переменной следующего вида: X. Ох. , I -i -i-t-t где X. означает, чтоj - переменна значение или О принимает или I, На выходах группы 6 элементов НЕРАВНОЗНАЧНОСТЬ формируютс наборы ,- .i . (2) На выходах мультиплексоров 4 и 5 формируютс значени исходной булевой функции соответственно на наборах вида (1)и (2). Элемент НЕРАВНОЗНАЧНОСТЬ 7 производит сравнение значений булевой функции на наборах (I) и (2), С выхода элемента НЕРАВНОЗНАЧНОСТЬ 7 сигнал поступает на информационный вход демультиплексоров 8 и 9, на управл ющие входы которых поступают отправл ющие (адресные) коды соответ:твенно вида (I) к (2). На выходах демультиплексоров 8 и 9 формируютс унитарные коды, значени I в которых через соответствующие элементы ИЛИ lOj 10 поступают на входа , . триггеров П, и перевод т их в состо ние 1. По окончании всех тактов на выходах 12 значений булевой производной сформирован результат , причем значение булевой производной на i-м наборе находитс на (i+l)-м разр де выходов 12 (,). Рассмотрим работу устройства на конкретном примере, В табл, 1 приведена таблица истинности булевой функции, Таблица 1 5 Пусть и булеву производную необходимо вычислить по переменной Xg, На входы 1 значений булевой функции подаем в соответствии с таблицей истинности значени разр дов 01011110, На входы 2 значений номеров переменных, по которым выЗиГбГ517 8 Г 9 |lO Т 11
водна вычисл етс по переменной х ,
В табл, 2 приведены значени сигналов на выходах элементов схемы дл всех тактов.
Таблица 2 12770896 числ етс булева производна , подаем код 010, так как булева произ
Claims (2)
- По окончании всех четырех тактов на выходах 12 значений булевой производной сформирована булева производна , принимающа значени на соответствующих наборах: 00001001. Таким образом, предлагаемое устройство решает задачу вычислени бу левых производных за 2тактов. Формула изобретени 1, Устройство дл вычислени бул вых производных, содержащее группу элементов НЕРАВНОЗНАЧНОСТЬ, первый и второй мультиплексоры, первый де мультиплексор, группу триггеровj элемент НЕРАВНОЗНАЧНОСТЬ, причем входы задани номеров переменных первой группы устройства соединены первыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с управл ющими входами первого мультиплексора, входы задани значений булевой функции второй группы устройства соединены с информсцционными входами первого и вто рого мультиплексоров, выход1з1 которых соединены с первым и вторым входами элемента НЕРАВНОЗНАЧНОСТЬ, выходы триггеров группы вл ютс вы ходами устройства, отличающеес тем, что,-С целью увеличени быстродействи , оно.содержит блок формировани наборов, второй демультиплексор и группу элементов ИЛИ, причем входы задани номеров переменных первой группы устройства соединены с информационными входами блока формировани наборов, выходы которого соединены с управл ющими входами второго мультиплексора и первого демультиплексора и вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с управл ющими входами второго демультиплексора, выходы которого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами первого демультиплексора , информационный вход которого соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ и информационным входом второго демультиплексора, выходы элементов ШМ группы соединены с входами триггеров группы, причем блок формировани наборов содержит генератор импульсов, триггер, элемент И, п настраиваемых логических чеек, причем первьш вход п-й настраиваемой логической чейки соединен с входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, управл ющий вход блока формировани наборов соединен с третьим входом элемента И, выход которого соединен с первым входом первой логической . настраиваемой чейки, первый вход i-й логической настраиваемой чейки7соединен с первым входом (1+1)-й логической настраиваемой чейки (, п-1), j-й информационный вход блока формировани наборов соединен с вторым входом j-й логической настраиваемой чейки, второй выход которой соединен с j-м выходом блока формировани наборов (, п).
- 2. Устройство по п. 1, о т л и чающеес тем, что настраиваемые логические чейки содержат триггер, первый и второй элементы И, элемент НЕ и элемент РШИ, причем17770898первый вход чейки соединен с входом триггера и первым входом первого элемента И, второй вход тсоторого соединен с вторым входом чейки и J входом элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом триггера, выходы первого и второго элементов И сое10 динены с первым и вторым входами элемента ИЛИ, выход которого вл етс первым выходом чейки, второй выход которой соединен с выходом второго элемента И,Фиг.2W2.J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853884705A SU1277089A1 (ru) | 1985-04-17 | 1985-04-17 | Устройство дл вычислени булевых производных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853884705A SU1277089A1 (ru) | 1985-04-17 | 1985-04-17 | Устройство дл вычислени булевых производных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1277089A1 true SU1277089A1 (ru) | 1986-12-15 |
Family
ID=21173304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853884705A SU1277089A1 (ru) | 1985-04-17 | 1985-04-17 | Устройство дл вычислени булевых производных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1277089A1 (ru) |
-
1985
- 1985-04-17 SU SU853884705A patent/SU1277089A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1103221, кл. G06 F 7/04, 1983. Авторское свидетельство СССР № 780003, кл. G 06 F 7/04, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1277089A1 (ru) | Устройство дл вычислени булевых производных | |
SU864279A1 (ru) | Устройство дл сравнени чисел | |
SU1522192A2 (ru) | Схема сравнени кодов | |
SU1223222A1 (ru) | Устройство дл сортировки чисел | |
SU1517021A1 (ru) | Вычислительное устройство | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU881735A1 (ru) | Устройство дл сортировки чисел | |
SU1241232A2 (ru) | Устройство дл подсчета числа нулей в двоичном коде | |
SU1181117A1 (ru) | Фильтр дискретной информации | |
SU1003315A1 (ru) | Устройство дл управлени периодом следовани импульсов | |
SU752326A1 (ru) | Устройство дл выделени экстремального из -разр дных двоичных чисел | |
SU1315968A1 (ru) | Устройство дл сортировки чисел | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU822179A1 (ru) | Устройство дл поиска чисел в заданномдиАпАзОНЕ | |
SU1509934A1 (ru) | Оптимальный фильтр | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
SU993260A1 (ru) | Устройство дл логического управлени | |
SU1697076A1 (ru) | Устройство дл выделени максимального числа | |
SU1606973A1 (ru) | Устройство дл сортировки чисел | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU1585790A1 (ru) | Устройство дл ввода информации | |
SU1160373A1 (ru) | Устройство дл контрол цифровых объектов | |
SU978143A1 (ru) | Устройство дл сравнени чисел | |
SU1580347A1 (ru) | Устройство дл сравнени чисел |