SU1606973A1

SU1606973A1 - Устройство дл сортировки чисел

Info

Publication number: SU1606973A1
Application number: SU884622461A
Authority: SU
Inventors: Вячеслав Григорьевич Попов; Сергей Александрович Удинцев; Владимир Викторович Туравинин
Original assignee: Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1990-11-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах, ориентированных на обработку упор доченных массивов данных. Цель изобретени - повышение быстродействи устройства при увеличении количества чисел за счет одновременного попарного их анализа. Устройство содержит N блоков 1 анализа, каждый из которых со второго по (N-1)-й включает два элемента И 3 и 8, элемент ИЛИ, схему сравнени , регистр 2 и две группы элементов И 4, 5. Первый блок анализа содержит два элемента И 3 и 8, схему 7 сравнени , регистр 2 и группу элементов И 5, а N-й блок анализа - элемент И 3 регистр 2 и группу элементов И 4. Изобретение обеспечивает сортировку чисел в возрастающем либо убывающем пор дке путем одновременного сравнени пар чисел с последующей при необходимости перезаписью их в соответствующие регистры в чередующихс тактах генератора импульсов. В четных тактах производитс сравнение чисел нечетного слева и четного справа, а в нечетных - четного справа и нечетного слева. Такое чередование позвол ет продвигать большие числа слева направо. При сортировке чисел в пор дке убывани их массивов они подаютс в устройство в обратных кодах. 1 ил.

Description

(54) УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в системах, ориентированных на обработку упорядоченных массивов данных. Цель изобретения - повышение быстродействия устройства при увеличении количества чисел за счет одновременного попарного их⁷анализа. Устройство содержит η блоков 1 анализа, каждый из которых со второго по (п-1)-й включает два элемента

И 3 и 8, элемент ИЛИ, схему сравнет ния, регистр 2 и две группы элементов И 4, 5. Первый блок анализа содержит два элемента И 3 и 8, схему 7 сравнения, регистр 2 и группу элементов И 5, а n-й блок анализа - элемент ИЗ, регистр 2 и группу элементов И 4. Изобретение обеспечивает сортировку чисел в возрастающем·либо убывающем порядке путем одновременного сравнения пар чисел с последующей при необходимости перезаписью их в соответствующие регистры в чередующихся тактах генератора импульсов. 3 четных тактах производится сравнение чисел нечетного слева и четного с справа, а в нечетных - четного справа и нечетного слева. Такое чередование позволяет продвигать большие числа слева направо. При сортировке чисел в порядке убывания их массивов они подаются в устройство в обратных кодах. 1 ил.

SU. ,,,,1606973..

Изобретение относится к вычислительной технике и может быть использовано в системах, ориентированных на обработку упорядоченных массивов чисел.

Целью изобретения является повышение быстродействия при увеличении количества чисел за счет одновременного попарного анализа чисел.

На чертеже изображена схема устройства.

Устройство содержит блоки 1 анализа, каждый из которых, кроме.первого и Последнего, включает регистр 2, элемент И 3, группы.элементов И 4 и 5, элемент ИЛИ 6, схему 7 сравнения и элемент И 8. Первый блок 1₄ содержит регистр 2, элемент ИЗ, группу элементов И 5, схему 7 сравнения и элемент И 8, а последний блок 1 - регистр 2, элемент ИЗ, группу элементов И 5.

Кроме того, устройство содержит триггер 9 коммутации и элемент 10 задержки, элемент ИЛИ-НЕ 11, первый 12 и второй 13 элементы И, генератор 14 импульсов, триггер 15 управления, информационные выходы 16 устройства, выход 17 готовности устройства и вход 18 запуска устройства.

Устройство работает следующим образом.

Исходное состояние устройства характеризуется тем, что триггеры 9 и 15 установлены в нулевое состояние (цепи установки в 0 не показаны).

В соответствующих регистрах 2 блоков 1 размещается массив исходных чисел. Работа устройства начинается по сигналу пуска, поступающего по входу 18. Этим сигналом в единичное состояние устанавливается триггер 15. Единичным сигналом с единичного выхода триггера 15 открывается элемент И 12, чем обеспечивается подача импульсов с выхода генератора 4 на элементы схемы устройства.

Сортировка чисел массива, например, в возрастающем порядке, состоит из последовательности циклов, число которых определяется характером размещения исходного массива в регистрах 2.

Каждый цикл состоит из двух этапов, управляемых сигналами: _с единичного и нулевого выходов триггера 9, Первый этап определяется нулевым состоянием триггера 9. На этом этапе производится одновременно попарное сравнение содержимого регистра 2 нечетных блоков 1 с содержимым регистра 2 соседних справа четных блоков 1. Если в паре сравниваемых чисел большее из них оказалось в левом блоке 1, то оно передается в правый блок 1, а число из этого блока переписывается в регистр левого блока 1. Таким образом, производится обмен числами между регистрами в каждой паре при соблюдении указанных условий сравни, мости, По окончании первого этапа цикла триггер 9 устанавливается в единичное состояние. При этом сравниваются одновременно попарно числа четных и нечетных блоков 1 с аналогичным выполнением обменов как и в первом этапе.

Затем циклы повторяются до тех пор, пока все блоки 1 не сформируют сигналы о том, что в соседнем справа блоке 1 находится большее число. Такой метод выявления больших чисел известен как метод пузырьков.

Работу устройства рассмотрим при п=4, и в регистрах 2 размещен массив чисел: Aj-10, Αρ=8, А₃=4, As=5.

На входы схемы 7 сравнения' блока 1< подаются числа А < и Αρ., на входы схемы 7 сравнения блока 1 - числа Αρ и А&, на входы схемы 7 сравнения блока 1₃ - числа Аз и А(-. При этом на выходах Больше схемы 7 сравнения блока 1« формируется единичный сигнал, так как Aj·?· Aq, на выходе Больше схемы 7 сравнения блока 1ρ - также единичный сигнал, так как Ag 7 А а на выходе Больше схемы 7 сравне|Ния блока 1 е - нулевой сигнал, так [как А_аΖ А₄.

[ Так как триггер 9 находится в нулевом состоянии, то единичным сигналом с его нулевого выхода открыты элементы И 8 по вторым входам во всех нечетных блоках 1, т,е. в блоках 1« и 1 з,, а также группы элементов И 3 по управляющим входам в этих группах. Кроме того, так как только схемы 7 сравнения в блоках и 1 а формируют единичный сигнал на выходах Больше, то в блоке l_t открыт элемент И 8, единичным, сигналом с выхода которого открыт элемент И 3 по первому входу, а в блоке 1₂ - элемент И 3. На входах элемента ИЛИ-НЕ 11 устанавливается позиционный код ИО; определяющий нулевой сигнал на его выходе.

⁵ 1606973

Этим нулевым сигналом элемент И 13 закрыт по первому входу. После поступления сигнала пуска по входу 18 триггер 15 устанавливается в единичное состояние, открывая элемент И 12 по второму входу.

По первому импульсу генератора, проходящему через элемент И 12 и далее через элементы И 3 в блоках 1< и 1<2 на синхровходы регистров 2, производится передача числа А< в регистр 2 блока 1¾ через группу элементов И 4, а числа А^ - регистр 2 блока 1< через группу элементов И 5. Затем импульсом, задержанным элементом 10 задержки, устанавливается в единичное состояние триггер 9, чем определяется второй этап первого цикла.

Таким образом, после первого этапа в регистрах 2 блоков 1 из последовательности чисел 10, 8, 4, 5 формируется последовательность 8, 10, 4, 5.

При таком расположении чисел схема 7 сравнения блока Ц формирует на выходе Больше нулевой сигнал (8 4 10), схема 7 сравнения блока \q единичный сигнал (10 7 4) и схема 7 сравнения блока 1а - нулевой (445). Поэтому, поскольку триггер 9 находится в единичном состоянии, в блоке 1^ открыт элемент И 8, единичный сигнал с выхода которого через элементы ИЛИ 6 в блоках 1ρ и Ι3 открывает по первым входам элементы И 3. На выходе элемента ИЛИ-HE 11 поддерживается нулевой сигнал, т.е. на его входах устанавливается позиционный код 010.

Вторым импульсом генератора 14, проходящим через элементы И 12 и И 3 в блоках 1(2 и 1¾ на синхровходы регистров 2, обеспечивается перезапись кодов чисел через группы элементов И 5 и 4 соответственно. По окончании переходных процессов в регистрах 2 блоков 1_Q и 1₃ последовательность чисел 8, 10, 4, 5 преобразуется в последовательность 8, 4, 10, 5.

Через некоторое время импульсом, задержанным элементом 10 задержки, триггер 9 устанавливается в нулевое состояние.

Аналогично рассмотренному, но теперь уже по единичным сигналам с выходов Больше схем 7 сравнения в блоках 1( и I3 через открытые элементы И 8 в этих блоках производится перезапись чисел в соседних блоках 1| и 1<г, I3 и И. При этом последо преоб4, 8, в еди6 вательность чисел 8, 4, 10, 5 разуется в последовательность 5, 10.

После установки триггера 9 ничное состояние открывается элемент И 8 в блоке (8 7*5), и по окончании второго этапа последовательность 4, 8, 5, 10 четвертым импульсом преобразуется в упорядоченную последовательность 4, 5, 8, 10. При этом на входах Больше схем 7 сравнения всех блоков 1 устанавливаются нулевые сигналы, по которым на выходе элемента ИПИ-НЕ 1I формируется единичный сигнал, открывающий элемент И 13.

Пятым импульсом генератора 14 через элементы И 12, И 13 устанавливается триггер 1-> в нулевое состояние.

¹ Единичный сигнал с нулевого выхода триггера 15, поступающий на выход 17, используется в качестве сигнала готовности устройства к считыванию упорядоченного массива и сортировки ного массива чисел.

При необходимости получения ва, упорядоченного по убыванию ний чисел, их следует подавать гистры 2 в обратных кодах.

очередмассиэначев ре-

Claims

Формула иэобрете

НИЯ входами регистра, выходы которого выходами анализа, являются информаблока анализа, каж· кроме η-го, содервторой элемент И

Устройство для сортировки чисел, содержащее триггер управления, триггер коммутации, элемент задержки, два элемента И и η блоков анализа, где η - количество сравниваемых чисел, причем каждый блок анализа содержит регистр, элемент И и группу элементов И, выходы которых соединены с информационными разрядов ционными дый блок жит дополнительно и схему сравнения, входы первой группы которой соединены с выходами регистра, блоки анализа с второго по (п-1)-й содержат дополнительно элемент ИЛИ и вторую группу элементов И, выходы которых объединены с выходами соответствующих элементов И первой группы, отличающееся тем, что, с целью повышения быстродействия при увеличении количества соответствующих чисел, в него введены элемент ИПИ-НЕ и генератор импульсов, выход которого соединен с первым входом первого элемента И, выход которого

7 Ί606973 ⁸ соединен с первым входом второго элемента И, первыми входами первых элементов И всех блоков анализа и через элемент задержки подключен к счетному $ входу триггера коммутации, инверсный выход которого подключен к управляющим входам элементов И первых групп ίнечетных блоков анализа, кроме п-го, ’управляющим входам элементов И вторых|θ групп четных блоков анализа, кроме η-го, и к управляющим входам элементов И η-го блока анализа, а прямой выход - к управляющим входам элементов И первых групп четных блоков ана-15 лиза и управляющим входам вторых групп нечетных блоков анализа, в каждом блоке анализа выход первого элемента И подключен к синхровходу регистра, в i-м блоке анализа, где; 20 i=l,2,.«.,п-1, управляющие входы элементов И первой группы соединены с первым входом второго элемента И, второй вход которого подключен к .выходу схемы сравнения, в первом бло- 25 ке анализа выход второго элемента Й соединен с вторым входом первого элемента И, выход второго элемента И j-ro блока анализа, где j = l,2,...,η-2, соединен с первым входом элемента 30 ИЛИ (j+l)-ro блока анализа, выход второго элемента Й (n-l)-ro блока анализа соединен с вторым входом пер вого элемента И η-го блока анализа, в каждом блоке анализа с второго по (пт1)-й выход второго элемента И дополнительно соединен с вторым входом элемента ИЛИ, выход которого подключен к второму входу первого элемента И, выходы разрядов регистра j-ro блока анализа соединены с информационными входами элементов И второй группы (j+l)-ro блока анализа, выходы разрядов регистра (n-l)-ro блока анализа соединены с информационными входами элементов И η-го блока анализа, выходы разрядов регистра (i+l)-ro блока анализа соединены с информационными входами элементов И первой группы i-го блока анализа, выходы схем сравнения всех блоков анализа подключены к входам элемента ИЛИ-HE, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом установки в нулевое состояние триггера управления, вход установки в единичное состояние которого подключен к входу запуска устройства, прямой выход соединен с вторым входом первого элемента И, а инверсный выход триггера управления является выходом готовности устройства, информационные выходы блоков анализа являются выходами соответствующих отсортированных чисел устройства.