SU1517021A1 - Вычислительное устройство - Google Patents

Abstract

Цель изобретени  - расширение функциональных возможностей за счет анализа возможности определени  и получени  обратных логических функций. Устройство содержит генератор импульсов, первый регистр, первую группу элементов И, блока задани  функций и счетчик. В него дополнительно введены второй регистр, дешифратор, втора  и треть  группы элементов И, коммутатор, схема сравнени , первый и второй элементы И, три элемента НЕ и два триггера.

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  определени  обратных логических (булевьк) функций при проектировании систем автоматизированного проектировани  технических средств контрол , при решении логико-комбинаторных задач, дл  реализации макрокоманды определени  обратных булевых функцш в специализированных процессорах ,г

Цель изобретени  - расширение функциональных возможностей устройства за счет анализа возможности опре- делени  и получени  обратных логических фуПКЦ1Ш.

Па фиг.1 приведена структурна  схема вычислительного устройства; на фиг.2 - структурна ,схема группы эле- ментов И; на фиг.З - структурна  схема блока сравнени ; на фиг.4 - структурна  схема двоичного счетчика; на фиг.5 - структурна  схема регистра; на 11 иг.6 - схема коммутатора.

Устройство содержит вход 1 сброса вход 2 запуска, вход 3 разрешени  записи , выходы 4 результата, генератор 5 мпульсов, группы элементов И 6-8, схему 9 сравнени , двоичный счетчик 10, регистры 11 и 12, коммутатор 13, блок: 14 задани  функций, дешифратор 15, выходы 16 дешифратора, триггеры 17 и 18, индикаторы 19 и 20, элемен- 1ъ НЕ 21-23, элементы И 24 и 25, вы- ходы 26 двоичного счетчика, выход 27 переполнепи  двоичного счетчика, группы входов 28 и 29 блока сравнени , группу из двух элементов И 30, входы 31 группы элементов И, выходы 32 группы элементов И, управл ющий вход 33 группы элементов И, группу из 2 элементов И 34, элемент ИЛИ 35 выход 36 схемы сравнени , счетньп вход 37 двоичного счетчика, группу пз (п+1) триггеров 38, группу из 2 элементов И 39, группу из 2 триггеров 40, входы 41 регистра, выходы 42 рсг пстра и выход 43 коммутатора.

Пусть имеетс  Н логических функ- ПИ от и переменных РДХ,..., Хп) F.jC/i.,..., X I,) , . . . , Fj(Xi,..., Xj.,) . Логическа  функци  H(F, F,..., F,) на - ываетс  обратной логической функцией , если iKF , F,,..,FH) X , где ,, X,,.:., X,, X,J.

Обратные логические функции ис- пользу 1тс  при решении целого класса логико-комбинаторных задач, например

при проектираван1П1 средств аппаратного контрол  комбинационных схем. В статическом состо нии питание на устройство не подаетс  и выходные сигналы отсутствуют.

В динамическом состо нии устройство работает следующим образом.

На вход 1 сброса подаетс  импульс привод щий двоичный счетчик 10, регистры 11 и 12 и триггеры 17 и 18 в нулевое состо ние. Коммутатор устанавливаетс  в i-Toe положение, соответствующее проверке сугцествовани  обратной логической функции, восстанавливающей перемепную . На вход 3 разрешени  записи подаетс  сигнал 1, разрешающий запись информации, па вход 2 записи - сигнал 2,включающий генератор5 импульсов. Так как состо ние триггеров 17 и 18 равно О, то элемент И 24 открыт и импульсы с выхода генератора 5 поступают через элемент И 24 на счетный вход двоичного счетчика 1 О, увеличива  его содержимое . Сигналы с выхода двоичного счетчика (п-разр дное двоичное слово) поступают на входы блока 14 задани  функций и на входы коммутатора 13. Коммутатор 13, наход ть в 1-том положении , выдел ет значение i-ro разр да двоичного слова на выходе двоичного счетчика. В зависимости от значени  сигналов на выходах двоичного счетчика 10 на выходах блока 14 задани  функции (это может быть любой дискретный автомат без пам ти, выполненный на интегральных микросхемах или других элементах, имеющий п входов и М выходов, дл  которого необходимо проанализировать возможность построени  схемы аппаратного контрол  методом восстановлени  входных переменных) формируетс  соответствующее М-разр дное двоичное слово, которое преобразуетс  дешифратором

1 сО

15 в / -разр дньм унитарньи код, поступающий по шине 16 на входы групп, элементов И 6 и 7. Если значение сигнала на выходе коммутатора 13 равно 1, то сигналы с выходов группы элементов И 7 записываютс  (точнее накладьшаютс  на результат, хран щийс  в регистре) в регистр 12, а если О, то - в регистр 11. Регистры 11 и 12 предназначены дл  хранени  промежуточной информации. Особенностью работы этих регистров  вл етс  то.

что стирание информации производитс  только перед началом работы и кажда  нова  информаци  накладьшаетс  на ранее записанную. Каждому двоичному слову, хран щемус  в регистрах 11 и 12, соответствуют некоторые двоичные векторы, которые поступают на входы схемы 9 сравнени , где осуществл етс  проверка их ортогональности. Два век- тора ортогональны, если не имеют значений 1 в одинаковых разр дах. Если в каком-то такте обнаружена неортогональность сравниваемых векторов, то

Таким образом, в результате работы устройства множество выходных сло ( значений сигналов на выходах блока задани  функций) разбиваетс  на два подмножества в зависимости от номера рассматриваемой переменной. Если два этих множества ортогональны, то восстановить переменную можно.

Процесс проверки повтор етс  дл  всех положений коммутатора, при этом повтор етс  указанна  подача сигналов на входы 1-3.

Исходные данные, описывающие блок

на выходе схемы 9 сравнени  формиру- 15задани  функций при п 3, М 3,

етс  сигнал 1, перевод щий триггерприведены в табл. 1. Значени  сигна17 в состо ние 1. При этом черезлов на выходах элементов схемы дл 

элемент НЕ 23 на вход элемента И 24различных тактов и различных положепоступает сигнал О и работа устрой-ний коммутатора приведены в табл. 2.

20Анализ полученных результатов показывает , что можно восстановить переменные У

и X,

ства прекращаетс , так как импульсы

с выхода генератора 5 импульсов не

проход т на счетный вход двоичного

счетчика 10. Одновременно индикатор

20 информирует о том, что в процес- Таким образом, предложенное устсе вычислени  обнаружено, что восста- 25 ройство позвол ет решить задачу опновить переменную Xj нельз . Если ределени  возможности восстановлени 

все формируемые векторы ортогональны,

то по окончании 2 тактов на выходе

входных переменных и соответствующих обратных логических функций, автоматизировать процесс проектировани  схем аппаратного контрол , сократить врем  проектировани  и повысить достоверность получаемой информации.

27 двоичного счетчика формируетс  сигнал 1, привод щий триггер 18 в состо ние 1. При этом сигнал 1 поступает через элемент НЕ 21 на вход элемента И 24 и закрьшает его, импульсы с выхода генератора 5 импульсов не проход т на счетный вход двоичного счетчика 10; открываетс  элемент И 25 и на его выходе по вл етс  сигнал 1, открьюающий группу элементов И 8, и на выходы 4 результата проходит содержимое регистра 12 индикатор 19 информирует о том, что восстановить i-тую входную переменную можно и необходима  дл  этого логическа  функци  в виде таблицы истинности сформирована на выходах 4 результата (значение сигнала на j-м наборе соответствует значению (j+1)- го разр да выходов 4 результата, j 072 - 1) .

менные У

и X,

входных переменных и соответствующих обратных логических функций, автоматизировать процесс проектировани  схем аппаратного контрол , сократить врем  проектировани  и повысить достоверность получаемой информации.

Таблица 1 ,

наборы

Выходные сигналы

ЕП- ; 1- :- -:1-1- -1

0 5

0

О О

о о 1 1 1 1

о о

I 1

о о 1 1

о 1

о 1

Q

1 О

1

о 1

о 1

о 1 1 о

1

о 1

о о о

о о о о

о 1

Таблица 2

Фие.З

27

26

УЧ

Фив. 5

Claims (1)

1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, первый регистр, первую группу элементов И, блок задания функций и счетчик, причем выходы первого регистра соединены с первыми входами элементов И первой группы, отличающеес я тем, что, с целью расширения функциональных возможностей за счет анализа возможности определения и получения обратных логических функций, оно содержит второй регистр, дешифратор, вторую и третью группы элементов И, коммутатор, схему сравнения, первый и второй элементы И, три элемента НЕ и два триггера, причем вход сброса устройства соединен с входами обнуления счетчика, первого и второго регистров, первого и второго триггеров, вход запуска устройства соединен с входом генератора импульсов, выход которого соединен с первым входом первого элемента И, выход которого связан со счетным входом счетчика, выход переполнения которого сое- динен с входом первого триггера, выход которого соединен с выходом признака возможности восстановления функции устройства и входом первого элемента НЕ, выход которого связан с вторым входом первого элемента И, третий вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом признака невозможности восстановления функции устройства и выходом второго триггера, вход которого связан с выходом схемы сравнения, первая и вторая группы входов которой соединены с выходами первого и второго регистров соответственно., управляющие входы ко- е торых соединены с входом разрешения записи устройства, а информационные входы первого и второго регистров соединены с выходами элементов И второй и третьей групп соответственно,первые группы входов которых соединены с выходами дешифратора, входы которого соединены с выходами блока задания функций, входы которого соединены с выходами счетчика и входами коммутатора, выход которого связан с вторыми входами элементов И второй группы и входом третьего элемента НЕ, выход которого соединен с вторыми входами элементов И третьей группы, выход первого триггера соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента НЕ, а выход второго элемента И - с вторыми входами элементов И первой группы, выходы которых являются выходами результата устройства.