SU1711166A1 - Устройство дл анализа производительности вычислительных систем - Google Patents
Устройство дл анализа производительности вычислительных систем Download PDFInfo
- Publication number
- SU1711166A1 SU1711166A1 SU904793946A SU4793946A SU1711166A1 SU 1711166 A1 SU1711166 A1 SU 1711166A1 SU 904793946 A SU904793946 A SU 904793946A SU 4793946 A SU4793946 A SU 4793946A SU 1711166 A1 SU1711166 A1 SU 1711166A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- output
- input
- counter
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл обеспечени полной автоматизации процесса проектировани вычислительных систем (ВС), получени более адекватных оценок производительности ВС разной архитектуры , а также в качестве функционального узла системы автоматизированного проектировани ВС. Цель изобретени - расширение области применени и повышение достоверности. Устройство содержит первый блок пам ти (исходной программы), второй блок пам ти (интерпретированной программы), третий блок пам ти (виртуальных адресов), четвертый блок пам ти (базовых адресов), п тый блок пам ти (формул-условий), блок задани режима, первый регистр (команд), второй регистр (условий), сумматор,четвертый счетчик (адресов систем формул-условий), п тый счетчик (блокировки), первый счетчик (адресов исходной программы), второй счетчик (адресов интерпретированной программы), третий Счетчик (числа формул), блок индикации, блок задани условий, мультиплексор, первый , второй и третий коммутаторы, первый - дев тый элементы И. Новыми элементами в устройстве вл ютс второй, третий, четвертый , п тый блоки пам ти, первый и второй регистры, второй, третий, четвертый, п тый счетчики, мультиплексор, второй и третий коммутаторы, второй - дев тый элементы И. 5 ил. (Л С
Description
Изобретение относитс к вычислительной технике и может быть использовано дл обеспечени более полной автоматизации процесса проектировани вычислительных систем (ВС), получени более адекватных оценок производительности проектируемых и эксплуатируемых ВС разной архитектуры , а также в качестве функционального узла системы автоматизированного проектировани (САПР) ВС.
Цель изобретени - расширение области применени и повышение достоверности отладки.
На фиг. 1 показана схема устройства; на фиг. 2 - функциональна схема блока задани режима; на фиг. 3 - функциональна схема блока задани условий; на фиг. 4 - схема, по сн юща процесс интерпретации исходной программы в функционально-временную программу; на фиг, 5 - временные , диаграммы работы устройства в первом и втором режимах.
Устройство дл анализа производительности ВС (фиг. 1) содержит первый блок 1 пам ти (исходной программы), второй блок 2 пам ти (интерпретированной программы),
О
о
третий блок 3 пам ти (виртуальных адресов ), четвертый блок 4 пам ти (базовых адресов ), п тый блок 5 пам ти (формул-условий), блок 6 задани режима, первый регистр 7 (команд), второй регистр 8 (условий), сумматор 9, четвертый счетчик 10 (адресов систем формул-условий), п тый счетчик 11 (блокировки), первый счетчик 12 (адресов исходной программы), второй счетчик 13 (адресов интерпретированной программы ), третий счетчик 14 (числа формул), блок 15 индикации, блок 16 задани условий , мультиплексор 17, второй 18, первый 19 и третий 20 коммутаторы, первый 21, седьмой 22, шестой 23, п тый 24, восьмой 25, второй 26, четвертый 27, третий 28 и дев тый 29 элементы И, группу 30 выходов с первым разр дом 30.1, вторую группу 31 выходов и третью группу 32 выходов блока 2 пам ти, группу 33 выходов с первым разр дом 33.1 третьего блока 3 пам ти, первую 34 и вторую 35 группы выходов четвертого блока 4 пам ти, груп пу 36 с первым 36.1, вторым 36.2, третьим 36.3 и четвертым 36.4 разр дами выходов блока 6. задани режима , первую 37 и вторую 38 группы выходов первого регистра 7, выход 39 четвертого блока 4 пам ти, выход 40 коммутатора 20 и выход 41 блока 6 задани режима.
Блок 6 задани режима (фиг. 2) содержит генератор 42 тактовых импульсов, счетчик 43, триггер 44, мультиплексор 45, элементы И 46, одновибратор 47, элемент ИЛИ-НЕ 48, элемент ИЛИ 49, первое 50 и второе 51 устройство коммутации.
Блок 16 задани условий (фиг. 3) содержит элемент ИЛИ-НЕ 52 и блок 53.1-53.п элементов коммутации.
Блок 1 пам ти исходной программы представл ет собой оперативное запоминающее устройство (вход Запись и. группа информационных входов не показаны, так как запись программы в ОЗУ осуществл етс предварительно, принцип записи стандартно известен и не представл ет собой принципиального интереса) и предназначен дл хранени и выдачи по адресам кодов команд исследуемой исходной программы.
Блок 2 пам ти представл ет собой оперативное запоминающее устройство и предназначен дл записи, хранени и считывани функционально-временной программы , состо щей из формул-условий, которые определ ют временные интервалы выполнени операции исходной программы .
Блок 3 пам ти представл ет собой оперативное запоминающее устройство и предназначен дл записи, хранени и выдачи кодов виртуальных базовых адресов первых формул-условий в системе формул-условий . Хранение данных адресов необходимо дл осуществлени возможного процесса
перехода в функционально-временной программе , адекватного условному переходу в реальной программе. По адресу перехода Ап в блоке 3 пам ти считываетс адрес перехода в функционально-временной программе.
Этот код адреса модифицирует значение счетчика 13, отсюда считывание из блока 2 пам ти происходит уже из другой зоны.
Блок 4 пам ти представл ет собой перепрограммируемое посто нное запоминающее устройство и предназначено дл хранени и выдачи кодов числа формул и базового адреса первой формулы услови в системе, соответствующей данному коду операции, а также дл выдачи сигнала Конец программы при дешифраторации NOP. Перепрограммирование данной пам ти можно производить в соответствии с выбранной системой команд примен емого процессора.
Блок 5 пам ти представл ет собой перепрограммируемое запоминающее устройство и предназначен дл хранени и выдачи систем формул-условий, соответствующих кодам операций исходной программы. Формат формулы-услови представл ет собой собственно провер емое условие а, код интервала времени Ati, который прибавл етс к общему времени выполнени j-й операции при выполнении а , а также код
перехода с признаком перехода (если он встречаетс в соответствующей команде исходной программы).
Дл разных систем команд необходимо проводить перепрограммирование пам ти.
Блок 6 задани режима предназначен дл задани режима работы устройства и выработки четырех последовательностей равночастотных, но разнофазовых импульсов дл синхронизации работы устройства .
Регистр 7 предназначен дл перезаписи команд исходной программы, при этом команда делитс по пол м: код.операции и поле кода адреса перехода с признаком перехода .
Регистр 8 предназначен дл перезаписи кодов формул-условий из блока 5 пам ти, при наличии кода адреса перехода последний записываетс вместе с соответствующей
формулой-условием в определенном поле.
Сумматор 9 представл ет собой накапливающий сумматор, в котором суммирование происходит по заднему фронту синхросигнала и предназначен дл суммировани временных интервалов, соответствующих выполн емому условию «ц.
Счетчик 10 предназначен дл выработки кодов адресов дл считывани из блока 5 пам ти соответствующей системы формул- условий. Коду операции исходной программы в блоке 5 пам ти соответствует система формул-условий, которые выполн ютс либо не выполн ютс в зависимости отданных .
Счетчик 11 блокировки предназначен дл блокировани прохода тактовых сигналов на регистр 8 и счетчик 13, пока дл них не будет сформирована нужна информаци , в обратном случае состо ние указан- ных элементов будет неопределенно, что может привести к ошибочным результатам отладки.
Элемент И 23 предназначен дл управлени подачи второго тактового импульса на синхровход регистра 8, элемент И 24 - дл управлени подачи второго тактового импульса с выхода 36.2 на синхровход регистра 7, элемент И 25 -дл управлени подачи сигнала Запись на соответствующий вход блока 3 пам ти, элемент И 26 - дл управлени подачи синхросигнала на счетчик 13 во втором режиме, когда по адресу перехода должна произойти модификаци адреса.
Элемент И 27 предназначен дл управлени подачи на тактовый вход счетчика 14 четвертого тактового импульса с выхода 36.4 блока 6, элемент И 28 - дл управлени подачи на вход счетчика 10 третьих такто- вых импульсов.
Элемент И 29 предназначен дл формировани синхросигнала дл сумматора 9 по приходу на один из его входов третьего тактового импульса при наличии единичного сигнала на выходе мультиплексора 17 и во втором режиме.
Устройство работает следующим образом
Функционирует устройство в двух ре- жимах. В первом режиме происходит формирование функционально-временной условной программы и запись ее в блок 2 пам ти, представл ющий со.бой оперативное запоминающее устройство. Во втором режиме происходит считывание функционально-временной программы, анализ условий , определ ющих врем выполнени той или иной операции и получени суммарного времени выполнени заданной программу в соответствии с типом входных данных
В исходном состо нии элементы 7-14 пам ти обнулены. (Цепи установки в О условно не показаны). При этом в блоке 1 пам ти записана предварительно исследуема программа. В ней последн команда инициализирует код NOP (Нет операции).
В блоке 5 пам ти, представл ющем собой посто нное запоминающее устройство, занесены системы формул-условий. Кажда система формул-условий определ ет инвариантность во времени выполнени данной операции исходной программы.- Каждому условию соответствует сво временна добавка Atj (условие выполн етс при анализе исходных данных), т.е. при этом общее врем выполнени данной операции увеличиваетс на Ati.
Счетчик 12 (адресов исходной программы ) предназначен дл формировани кодов адресов по первым тактовым импульсам с выхода 36.1 блока 6. После считывани команды из блока Т пам ти работа счетчика 12 приостанавливаетс до тех пор, пока не будет считана вс система формул-условий из блока 5 пам ти, соответствующа данному коду операции.
Счетчик 13 предназначен дл формировани кода адресов дл блока 2 пам ти. Формирование адресов происходит по заднему фронту второго тактового импульса с выхода 36.2 блока 6, во втором режиме в соответствии с адресом условного перехода может быть проведена модификаци состо ни счетчика 13.
Счетчик 14 (числа формул-условий) предназначен дл подсчета числа формул, вход щих в систему, соответствующую данному коду операции.
Блок 15 индикации предназначен дл визуальной индикации полученных результатов проверки исходной программы, блок 16 задани условий - дл задани условий как предикатов провер емых признаков данных, вли ющих на врем выполнени операции.
Мультиплексор 17 предназначен дл анализа значений предикатов, набранных в блоке 16 задани условий. Если условию на адресном входе мультиплексора 17 на соответствующем информационном входе соответствует значение предиката 1, это означает, что данное условие а выполн етс и соответствующий интервал времени Atij должен быть прибавлен к общему времени выполнени операции. При этом на выходе мультиплексора 17 находитс единичный сигнал.
Коммутатор 18 предназначен дл управлени прохода вторых тактовых импульсов с выхода 36.2 на тактовый вход счетчика 13 в первом и во втором режимах работы устройства .
Коммутатор 19 предназначен дл управлени процессом поступлени кодов адресов дл блока 3 пам ти в первом и во втором режимах, коммутатор 20 - дл управлени подачей третьего тактового импульса с выхода 36.3 на синхровходы счетчиков 14 и 10.
Элемент И 21 предназначен дл управлени подачи первого тактового импульса с выхода 36.1 на тактовый вход счетчика 12, элемент И 22 - дл управлени подачи сигнала Запись на блок 2 пам ти.
В блоке 4 пам ти, представл ющем собой посто нное запоминающее устройство, занесена информаци в виде кодов. Код операции исходной программы вл етс адресом , по которому из блока 4 пам ти считываетс код числа формул-условий и код адреса начальной формулы-услови системы , наход щейс в блоке 5 пам ти и соответствующей данному коду операции.
Функционирование устройства в первом режиме.
Первый режим задаетс в блоке 6 задани (фиг. 2) режима устройства 50 коммутации подачей единичного потенциального сигнала с выхода элемента ИЛИ-НЕ 48 на первый вход элемента И 46. Устройством 51 коммутации подаетс кратковременный сигнал на вход одновибратора 47, где по заднему фронту формируетс импульсный сигнал, который подаетс на совмещенные установочные входы триггера 44 пуска. Единичный потенциал с выхода триггера 44 пуска запускает генератор 42 тактовых импульсов и формирует сигнал на выходе 41 блока 6 задани режима. Сигнал пуска дл первого режима открывает соответствующие элементы И дл пропуска тактовых сиг- налов на соответствующие элементы пам ти.
Через открытый элемент И 21 на счетный вход счетчика 12 исходного адреса поступает первый тактовый импульс с выхода 36.1 группы 36 выходов блока 6 задани режима (элемент И 21 открыт) и по второму нулевому управл ющему входу, так как на нем стоит нулевой потенциал с выхода обнуленного счетчика 14 числа формул-условий . По первому тактовому импульсу на группе выходов счетчика 12 исходного адреса формируетс код адреса, по которому из блока 1 пам ти считываетс код первой команды исходной программы. Данный код по второму тактовому импульсу переписываетс в регистр 7. Код операции, поступающий с группы 37 выходов регистра 7, вл етс кодом адреса дл блока 4 пам ти, по которому из последнего считываютс соответствующие коду операции исходной программы код числа формул-условий группы 34 выходов блока и код базового адреса первой формулы-услови системы условий с группы 35 выходов блока 4 пам ти. Код числа формул-условий по третьему тактовому
импульсу, поступающему с выхода 36.3 блока 6 через открытый блок 20 элементов И, записываетс в счетчик 14 числа формул-условий , а код базового адреса первой формулы системы по тому же тактовому импульсу
0 записываетс в счетчик 10. С группы выходов счетчика 10 код базового адреса поступает на группу входов блока 5 пам ти, откуда считываетс код а. ц.первой формулы услови i-ro кода операции. По второму
5 тактовому импульсу с выхода 36.2 блока 6 данный код переписываетс в регистр 8 и поступает на группу информационных входов блока 2 пам ти функциональной временной программы.
0 По второму тактовому импульсу с выхода 36.2 блока счетчик 13 адреса интерпретированной программы формирует код адреса дл блока 2 пам ти. Данный второй тактовый импульс с выхода 36.2 блока 6 принад5 лежит второй серии последовательности четырех импульсов, различных по фазе. Перва сери импульсов в цел х синхронизации работы устройства вырезаетс счетчиком 11, настроенным на заданное число
0 импульсов (в данном случае два). Сигнал переполнени по первому тактовому импульсу открывает коммутатор 18 дл прохождени вторых импульсов с выхода 36.2 блока 6. Таким образом, код первой форму5 лы системы, соответствующий первому коду операции по адресу с группы выходов счетчика 13 по заднему фронту третьего тактового импульса второй серии импульсов с выхода 36.2 блока 6, записываетс в блок 2
0 пам ти,
Запись в блок 2 пам ти следующих формул-условий системы, соответствующей первому коду операции исходной программы , происходит следующим образом. При
5 записи кода числа формул-условий в счетчике 14 на его выходе по заднему фронту третьего тактового импульса с выхода 36.3 блока 6 устанавливаетс единичный потенциал , который по переднему фронту откры0 вает элемент И 27, а закрывает элементы И 21 и 24 и коммутатор 20. Первый и второй тактовые импульсы с выходов 36.1 и 36.3 блока 6 не проход т на соответствующие входы счетчика 12 и регистра 7, т.е. считы5 вание следующей команды исходной программы приостанавливаетс .
По четвертому тактовому импульсу с выхода 36.4 блока 6, поступающему через открытый элемент И 27 на счетный вход счетчика 14, в счетчике 14 будет происходить уменьшение значени записанного первоначально кода из блока 4 пам ти, т.е. на это врем элемент И 28 открыт (до обнулени счетчика 14), поэтому через открытый элемент И 28 на счетный вход счетчика 10 будут поступать третьи тактовые импульсы с выхода 36.3 блока 6 (на синхровход счетчика 10 третьи импульсы не поступают, так как элемент И-ИЛИ 20 закрыт на врем счета счетчика 14). Далее запись в блоке 2 пам ти последующих кодов формул-условий системы, соответствующей заданному коду операций исходной программы, происходит аналогично описанному дл первой формулы-услови системы.
При очередном i-м четвертом тактовом импульсе счетчик 14 обнул етс , при этом элемент И 27 закрываетс , а элементы И 21 и 24, а также коммутатор 20 открываютс . Тогда по первому тактовому импульсу с выхода 36.1 счетчик 12 формирует следующий код адреса, по которому из блока 1 пам ти считываетс следующа команда исходной программы. Далее процесс происходит аналогично описанному.
Если из блока 1 пам ти считываетс команда условного перехода, то адрес перехода и признак перехода с соответствующего пол регистра 7 считываютс по группу 38 выходов регистра 7. При записи по второму тактовому импульсу с выхода 36.2 данный код совместно с соответствующим кодом формулы-услови переписываетс в регистр 8,
Дл того, чтобы учесть инвариантность маршрута выполнени исходной программы в функционально-временной программе , необходимо по адресам исходной программы запоминать базовые виртуальные адреса функционально-временной программы (т.е. базовые адреса первых формул-условий систем), Дл этого в устройство введен блок 3 пам ти. Процесс интерпретации представлен на фиг. 4.
Сформированный код адреса команды исходной программы в счетчике 12 дл блока 3 пам ти вл етс кодом адреса. Коды виртуальных адресов формируютс счетчиком 13. Код базового адреса первой формулы-услови по соответствующему третьему импульсу с выхода 36.2 блока 6 записываетс в блок 3 пам ти.
При считывании из блока 1 пам ти последней команды, значение кода операции которой соответствует NOP, в блоке 4 пам ти она дешифрируетс и сигналом с управл ющего выхода блока 4 пам ти, поступающим в блок 6 задани режима (фиг. 2), обнул ет триггер 44 пуска, тем самым
останавлива генератор 42 тактовых импульсов . Первый режим закончен.
Функционирование устройства во втором режиме анализа функционально-временной программы. Предварительно в блоке 16 задани условий формируютс коды провер емых условий с помощью блока 53.1-53.п устройств коммутации (например, клавишное устройство). При задании второго4 режима первый вход элемента И 46 посредством устройства 50 коммутации подключаетс к нулевой шине (фиг. 2).
По сигналу Пуск с устройства 51 коммутации соответствующие элементы пам ти
схемы обнул ютс (цепи не показаны), а также запускаетс генератор 42 тактовых импульсов .
Нулевым потенциалом открываютс коммутаторы 18 и 19 (остальные соответствующие элементы И закрыты), а также открываютс элементы И 26 и 28.
Вторые тактовые импульсы с выхода 36.2 блока 6 через коммутатор 18 поступают на счетный вход счетчика 13, на группе выходов которого формируютс коды адресов дл блока 2 пам ти. Из последнего по этим адресам происходит считывание кодов формул-условий и интерпретированной программы . Коды формул-условий поступают с
группы 30 выходов блока 2 пам ти на группу адресных входов мультиплексора 17.
По этому адресу соответствующий вход группы информационных входов мультиплексора подсоедин етс к выходу. Так как
группа информационных входов мультиплексора 17 подсоединена к группе выходов блока 16 задани условий, в котором предварительно заданы коды, то значение сигна- ла на каждом входе группы
информационных входов мультиплексора 17 можно представить как предикат провер емых признаков (например, «1 {}(1 } , где а - число нулей больше (меньше), чем нужно дл изменени Дт) выполнени операции ).
Таким образом, на выходе мультиплексора 17 в зависимости от значени предиката на группе информационных входов будет либо единичный, либо нулевой потенциал:
если 1, то соответствующа « выполн етс , если О, - то нет. Так как элемент И 28 открыт, при наличии 1 на выходе мультиплексора 17 на синхровход накапливающего сумматора 9 поступает третий тактовый
импульс с выхода 36.3 блока 6, который по заднему фронту записываетс код времени, соответствующий выполнению данного услови а, в сумматор 9. В дальнейшем при выполнении услови а временные кодыдобавки будут суммироватьс в сумматоре 9 по третьим тактовым импульсам.
При считывании из блока 2 пам ти кода формулы-услови , в котором в заданном поле находитс код перехода из реальной провер емой программы, - этот код адреса перехода Ап с группы 32 выходов блока 2 пам ти через открытый коммутатор 19 поступает на блок 3 пам ти, откуда по этому адресу считываетс виртуальный адрес, соответствующий переходу к функционально- временной программе. Этот код виртуального адреса поступит на группу информационных входов счетчика 13. Сигнал признака перехода с выхода 33.1 открывает элемент И 26 дл прохода синхроимпульса на синхровход счетчика 13, т.е. по второму тактовому импульсу с выхода 36.2 происходит модификаци адреса в счетчике 13 (второй импульс, поступающий на тактовый вход счетчика 13, блокирован на коммутаторе 18 тем же сигналом признака перехода).
По модифицированному адресу считывание кодов из блока 2 пам ти происходит уже из другой зоны. При смене кодов на группе 32 выходов блока 2 пам ти сигнал признака перехода пропадает, элемент И 26 закрываетс , а коммутатор 18 открываетс дл прохода на счетный вход счетчика 13 адреса вторых тактовых импульсов с выхода 36.2 блока 6. Результат суммировани отражаетс в блоке 15 индикации, который по отношению к сумматору 9 вл етс инерционным .
По окончании считывани функционально-временной программы из блока 2 пам ти на выходе 30.1 устанавливаетс единичный потенциал, который, поступа в блок 6 задани режима, прекращает работу устройства аналогично описанному дл первого режима .
Claims (1)
- Формула изобретениУстройство дл анализа производительности вычислительных систем, содержащее первый блок пам ти, блок задани режима, сумматор, первый счетчик, блок задани условий , блок индикации, первый коммутатор, первый элемент И, причем первый выход блока задани режима соединен с первым пр мым входом первого элемента И, группа разр дных выходов первого счетчика - с группой адресных входов первого блока пам ти , группа выходов сумматора - с группой, входов блока индикации, отличающеес тем, что, с целью расширени области применени и повышени достоверности отладки, устройство содержит четыре блока пам ти, два регистра, четыре счетчика, мультиплексор, два коммутатора и восемь элементов И, причем группа выходов первого блока пам ти соединена с группой информационных входов первого регистра, перва группа выходов второго блока пам ти подключена к группе адресных входовмультиплексора, а первый разр д первой группы выходов второго блока пам ти - к первому в ходу услови блока задани режима , втора группа выходов второго блока пам ти соединена с группой информацион0 ных входов сумматора, треть группа выходов второго блока пам ти подключена к первой группе информационных входов первого коммутатора, группа выходов которого соединена с группой адресных входов5 третьего блока пам ти, группа выходов которого соединена с группой информационных входов второго счетчика, группа разр дных выходов которого подключена к группе адресных входов второго блока па0 м ти и группе информационных-входов третьего блока пам ти, первый разр д группы выходов которого соединен с инверсным информационным входом второго коммутатора , первым пр мым входом второго эле5 мента И, выход четвертого блока пам ти соединен с. вторым входом услови блока задани режима, перва группа выходов четвертого блока пам ти- с группой информационных входов третьего счетчика, выход0 переполнени которого соединен с первыми входами третьего и четвертого элементов И, с инверсным управл ющим входом третьего коммутатора, с инверсными входами первого и п того элементов И, втора5 группа выходов четвертого блока пам ти соединена с группой информационных входов четвертого счетчика, группа разр дных выходов которого соединена с группой адресных входов п того блока пам ти, группа0 выходов которого и перва группа выходов первого регистра соединены с информационными входами второго регистра, группа выходов которого соединена с группой информационных входов второго блока пам 5 ти, второй выход блока задани режима - с вторым пр мым входом первого элемента И и со счетным входом п того счетчика, выход переполнени которого соединен с управл ющим входом второго коммутатора( с0 первыми входами шестого, седьмого и восьмого элементов И, третий выход блока задани режима соединен с первым пр мым входом п того элемента И, с пр мым информационным входом второго коммутатора, с5 вторым входом шестого элемента И, с вторым пр мым входом второго элемента И, четвертый выход блока задани режима соединен с вторыми входами третьего и седьмого элементов И, с пр мым управл ющим входом третьего коммутатора и первым пр мым входом дев того элемента И, п тый выход блока задани режима соединен с вторым входом четвертого элемента И, вы- ход которого соединен со счетным входом третьего счетчика, первый выход блока.заани режима также соединен с вторым пр мым входом п того элемента И, с вторым входом восьмого элемента И, с третьими входами третьего, четвертого, шестого и седьмого элементов И, инверсным информационным входом второго коммутатора, с инверсным входом второго элемента И и с управл ющим входом первого коммутатора , с инверсным входом дев того элемента И, втора группа выходов первого регистра соединена с группой адресных входов четвертого блока пам ти и с группой информационных входов третьего коммутатора, выход которого соединен с синхровходами третьего и четвертого счетчиков и третьим входом восьмого элемента И, группа разр дных выходов первого счетчика соединена с второй группой информационных входов первого коммутатора, группа выходов блока задани условий подключена к группе информационных входов мультиплексора,выход которого соединен с третьим пр мым входом второго элемента И, вторым пр мым входом дев того элемента И, выход которого соединен с синхровходом сумматора, выход второго коммутатора соединен сосчетным входом второго счетчика, выход первого элемента И - со счетным входом первого счетчика, выход седьмого элемента И - с входом записи второго блока пам ти , выход шестого элемента И - ссинхровходом второго триггера, выход п того элемента И - с синхровходом первого регистра, выход восьмого элемента I/I - с входом записи третьего блока пам ти, выход второго элемента И - со счетным входом второго счетчика, выход третьего элемента И - со счетным входом четвертого счетчика.&г.1блок задани успоВий5П1ФКОП 0КОП 1,КОП К А-./7 Я+1NOP16С - Я,.f-ft.nN7На мил л Фиг,3ВП25ПЗРиг.4/ Режим2 РежимФиг.5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904793946A SU1711166A1 (ru) | 1990-02-20 | 1990-02-20 | Устройство дл анализа производительности вычислительных систем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904793946A SU1711166A1 (ru) | 1990-02-20 | 1990-02-20 | Устройство дл анализа производительности вычислительных систем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1711166A1 true SU1711166A1 (ru) | 1992-02-07 |
Family
ID=21497522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904793946A SU1711166A1 (ru) | 1990-02-20 | 1990-02-20 | Устройство дл анализа производительности вычислительных систем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1711166A1 (ru) |
-
1990
- 1990-02-20 SU SU904793946A patent/SU1711166A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №928360, кл.С 06 F 11/34, 1982. Авторское свидетельство СССР № 1634018, кл. G 06 F 11/00, 09.11.88. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1711166A1 (ru) | Устройство дл анализа производительности вычислительных систем | |
SU1305771A1 (ru) | Устройство управлени буферной пам тью | |
SU1439564A1 (ru) | Генератор тестовых воздействий | |
SU1430959A1 (ru) | Устройство дл контрол хода микропрограмм | |
SU1188743A1 (ru) | Устройство дл имитации объекта контрол | |
SU1339579A1 (ru) | Устройство дл моделировани конечного узла графа | |
SU1723661A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU1405062A1 (ru) | Устройство дл измерени частот по влени групп команд | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
SU943747A1 (ru) | Устройство дл контрол цифровых интегральных схем | |
SU1714645A1 (ru) | Устройство управлени тренажером операторов | |
SU1698875A1 (ru) | Устройство дл программного управлени | |
SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
SU1103230A1 (ru) | Микропрограммное устройство управлени | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1418710A1 (ru) | Устройство программного управлени | |
RU1306360C (ru) | Устройство для ввода информации с ограниченным доступом | |
SU1388866A1 (ru) | Устройство дл идентификации записей файла | |
SU1405105A1 (ru) | Распределитель импульсов | |
SU1615726A1 (ru) | Устройство дл контрол хода программ | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1734095A1 (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1517021A1 (ru) | Вычислительное устройство | |
SU1649532A1 (ru) | Устройство дл поиска чисел | |
SU1589264A1 (ru) | Устройство дл ввода информации |