SU1698875A1 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в АСУ технологическими процессами в качестве программируемого контроллера, например дл  станков с числовым программным управлением, роботов-манипул торов с синхронно-асинхронным характером протекани  процесса управлени . Цель изобретени  - повышение быстродействи  устройства - достигаетс  введением счетчика тактовых импульсов , дешифратора, двух элементов ИЛИ, двух элементов И, двух формирователей одиночных импульсов. Сущность изобретени  состоит в повышении быстродействи  устройства за счет сокращени  временного интервала между последовательно выполн емыми командами в том случае, если выполнение команды не зависит от результата выполнени  предыдущей. 2 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в АСУ технологическими процессами в качестве программируемого контроллера, например, дл  станков с числовым программным управлением, роботов-манипул торов с синхронно-асинхронным характером протекани  процесса управлени .

Цель изобретени  - повышение быстродействи  устройства.

На фиг.1 показана функциональна  схема устройства дл  программного управлени ; на фиг.2 - временна  диаграмма работы различных элементов устройства при обработке команд всех возможных видов.

Устройство содержит (фиг, 1) блок 1 посто нной пам ти с выходами: поле 1.1 адреса, поле 1.2 кода микроопераций , поле 1.3 кода логических условий, поле 1.4 метки признака ожидани J регистр 2 адреса, регистр 3 микроопераций, мультиплексор 4 логических условий, коммутатор 5, генератор 6 тактовых импульсов, счетчик 7 импульсов, дешифратор 8, первый 9 и второй 10 формирователи одиночного импульса, первый 11 - чет-- вертый 14 элементы И, первый 15 - третий 17 элементы ИЛИ, вход 18 ПУСК устройства, вход 19 кода операции, вход 20 логического услови , выход 21 микроопераций

ел

ройства, содержащий разр д 21.1 конца команды и разр д 21.2 конца работы , первый 22.1 - третий 22.3 выходы дешифратора 8,

Устройство дл  программного управлени  работает в следующих режимах: а) выполнение линейных команд, б) выполнение команд ветвлени  без ожидани , в) выполнение команд вет- влени  с ожиданием.

В исходном состо нии все элементы пам ти обнулены, разр д 21.1 конца команды имеет единичное значение. Исходное состо ние устанавливаетс  перед началом работы устройства. Цепи установки исходного состо ни  условно не показаны. На входе 19 кода операции устройства устанавливаетс  код операции,  вл ющийс  адресом на- чала программы. При подаче на вход 18 триггера 7 единичного импульса пуска (фиг.2) он переходит в единичное состо ние. Сигнал с выхода триггера 7 запускает генератор 6 так- товых импульсов, одновременно этот же сигнал поступает на вход второго формировател  10 одиночного импульса . Второй формирователь 10 одиночного импульса формирует импульс,ко- торый через третий элемент 17 ИЛИ Поступает на синхровход регистра 2 адреса. По заднему фронту этого импульса происходит запись в регистр 2 адреса кода операций поступающего на вход 19 кода операций устройства. По первому тактовому импульсу, вырабатываемому генератором 6 такто- вых импульсов, включаетс  счетчик 7 тактовых импульсов (фиг. 2), сигналы с выхода которого поступают на дешифратор 8. На n-м такте с первого 22.1 выхода дешифратора единичный сигнал поступает на третий вход первого 11 и первый вход второго 12 элементов И При поступлении на первый вход второго элемента 12 И n-го тактового импульса с генератора 6 тактовых импульсов на его выходе формируетс  единичный импульс, по заднему фронту котброго происходит запись информации в регистр 3 микроопераций (фиг.2). Кроме сигнала с первого 22. выхода дешифратора 8j поступающего на третий вход первого 11 генерато- ра 6 тактовых импульсов (если выполн етс  линейна  команда), с выхода КЗ блока 1 посто нной пам ти через первый 15 элемент ИЛИ поступает нулевой сигнал на первый (инверсный) его вход. Поэтому при выполнении линейной команды на n-м такте на выходе первого элемента 11 И формируетс  единичный сигнал, который поступает на первый вход второго элемента 16 ИЛИ. С выхода второго элемента 1б ИЛИ единичный сигнал поступает на вход первой схемы формировател  с одиночного импульса, с выхода которой через С задержки импульс поступает на нулевой вход счетчика 7 тактовых импульсов и обнул ет его.

Сигнал с выхода втор ого элемента ИЛИ также поступает на синхровход регистра 2 адреса, что обеспечивает запись в него адреса очередной кома нды.

В режиме выполнени  команд ветвлени  без ожидани  устройство работает следующим образом.

Очередной тактовый импульс с генератора 6 тактовых импульсов запускает счетчик 7 тактовых импульсов. В поле 1.3 блока 1 посто нной пам ти по вл етс  коч логического услови , который подаетс  на мультиплексор Ь логических условий и входы первого элемента 15 ИЛИ. Сигнал с выхода первого элемента 15 ИЛИ поступает на второй вход третьего элемента.13 И, на первый (инверсный) вход первого элемента 11 И. Аналогично сигналы с выхода счетчика 7 тактовых импульсов ,поступают на входы дешифратора 8 и на n-м такте импульс с первого 22.1 его выхода, единичный сигнал через второй элемент 12 И поступает на синхровход регистра 3 микроопераций; по которому производитс  запись информации в него. Со второго 22,2 выхода дешифратора 8 единичный импульс на n+k такте поступает на четвертый вход третьего элемента 13 И; на третий (инверсный), вход которого также поступает нулевой сигнал с выхода 1.Л блока 1 посто нной пам ти , а на первый - тактовые импульсы с генератора 6 тактовых импульсов На выходе третьего элемента 13 И формируетс  единичный сигнал, который через второй элемент 16 ИЛИ поступает на вход первого формировател  9 одиночных импульсов и на первый вход третьего элемента 17 ИЛИ. Первый формирователь 9 одиночного импульса формирует импульс, который через задержки поступает на нулевой вход

счетчика 1 тактовых импульсов и обнул ет его.

При совпадении кодов логических условий, поступающих на входы мультиплексора k логических условий с выхода 1.3 логических условий блока 1 посто нной пам ти и входа 20 логического услови  устройства, он осуществл ет модификацию адреса очередной микрокоманды. Модифицированный адрес через коммутатор 5 поступает на информационный вход регистра 2 адреса. Б свою очередь единичный сигнал с выхода второго элемента 16 ИЛИ через третий элемент 17 ИЛИ, поступающий на синхровход регистра 2 адреса, обеспечивает запись в него адреса очередной команды.

Рассмотрим работу устройства в режиме выполнени  команд ветвлени  с ожиданием.

Очередной тактовый импульс с генератора 6 тактовых импульсов включает, счетчик 7 тактовых импульсов. С выхода 1.4 блока 1 посто нной пам ти единичный сигнал поступает на второй вход четвертого элемента И И. CHI- налы с выхода счетчика 7 тактовых импульсов поступают на входы дешифратора 8, с первого 22.1 выхода которого на n-м такте единичный сигнал через второй элемент 12 И поступает на синхровход регистра 3 микроопераций , по которому в него производитс  запись информации. На n + k + 1 такте с третьего 22.3 выхода дешифратора 8 единичный сигнал поступает на третий вход четвертого элемента 14 И на первый и второй вход которого поступают соответственно синхроимпульсы с выхода генератора 6 тактовых импульсов и сигнал с выхода 1.t блока 1 посто нной пам ти. На выходе четвертого элемента И И при этом по вл етс  единичный сигнал, который через второй 16 и третий 17 элементы ИЛИ поступает на- синхровход регистра 2 адреса и обеспечивает запись очередного модифицированного адреса . Тот же сигнал поступает на вход первого формировател  9 одиночного импульса, импульс с выхода кото- р.ого через задержки обнул ет счетчик 7 тактовых импульсов.

По окончании обработки последней программы единичный сигнал с выхода 21.2 конца работы поступает на R-вход триггера 7 пуска и обнул ет его.

5

формула изобретени 

Устройство дл  программного управлени , содержащее блок посто нной пам ти программ, группа адресных входов которого подключена к разр дным выходам регистра адреса, группа информационных входов которого соедиQ нена с группой выходов коммутатора, группа информационных входов регистра микроопераций соединена с группой выходов пол  кодов микрооперации, блока посто нной пам ти программ, вы5 ход-разр да конца команды которого подключен к пр мому и инверсному управл ющим входам коммутатора, а остальные разр дные выходы  вл ютс  выходом устройства, а также триггер

0 пуска, мультиплексор логических условий , генератор тактовых импульсов и первый элемент ИЛИ, вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с

5 входом генератора тактовых импульсов, группа выходов немодифицируемых разр дов пол  адреса блока посто нной пам ти программ и выход мультиплексора логических условий соединены с

0 первой группой информационных входов коммутатора, втора  группа информационных входов которого соединена с группой входов кода операций устройства, группа входов логичес , ких условий которого соединена с

первой группой информационных входов мультиплексора логических условий, втора  группа информационных входов которого подключена к группе выхо0 дов пол  логических условий блока посто нной пам ти программ, отличающеес  тем, что, с целью повышени  быстродейсУви , оно дополнительно содержит счетчик тактовых

5 импульсов, дешифратор, второй и третий элементы ИЛИ, четыре элемента И, два формировател  одиночных импульсов , причем выходы пол  кода логических условий блока посто нной па0 м ти программ соединены с группой входов первого элемента ИЛИ, выход которого соединен с входом первого элемента И, выход генератора тактовых импульсов - с счетным входом счетц чика тактовых импульсов, с первыми входами первого, второго, третьего и четвертого элементов И,выход пер- - вого элемента ИЛИ соединен с вторым входом третьего элемента И, выход .

пол  признака команды ветвлени  блока посто нной пам ти программ - с инверсным входом третьего и с вторым входом четвертого элементов И, первый выход дешифратора соединен с вторыми входами первого и второго элементов И, второй выход - с третьим входом третьего элемента И, третий вход - с третьим входом четвертого элемента И, выходы,первого, третьего и четвертого элементов И соединены соответственно с первым, вторым и третьим входами второго элемента ИЛИ, выход которого соединен с первым входом третьего элемента ИЛИ и с входом первого формировател  одиночных импульсов, выход

5

которого соединен с R-входом счетчика тактовых импульсов, выход третьего элемента И - с синхровходом регистра микроопераций, выход разр да конца работы которого соединен с R-входом триггера пуска, выход которого соединен с входом второго формировател  одиночных импульсов, выход которого соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с синхровходом регистра адреса, выход генератора тактовых импульсов соединен со счетным входом счетчика тактовых импульсов, выход которого соединен с входом дешифратора.

Claims (1)

1. Формула изобретения нуляет его.

   При совпадении кодов логических условий, поступающих на входы мульти-. $ плексора 4 логических условий с выхода 1.3 логических условий блока 1 постоянной памяти и входа 20 логического условия устройства, он осуществляет модификацию адреса очеред- jq ной микрокоманды. Модифицированный адрес через коммутатор 5 поступает на информационный вход регистра 2 адреса. Б свою очередь единичный ^сигнал с выхода второго элемента 16 15

   ИЛИ через третий элемент 17 ИЛИ, поступающий на синхровход регистра 2 адреса, обеспечивает запись в него адреса очередной команды.

   Рассмотрим работу устройства в 20 режиме выполнения команд ветвления с ожиданием.

   Очередной тактовый импульс с генератора 6 тактовых импульсов включает, счетчик 7 тактовых импульсов. С вы- 25 хода 1.4 блока 1 постоянной памяти единичный сигнал поступает на второй вход четвертого элемента 14 И. Сигналы с выхода счетчика 7 тактовых импульсов поступают на входы дешиф- ' 30 ратора 8, с первого 22.1 выхода которого на η-м такте единичный сигнал через второй элемент 12 И поступает на синхровход регистра 3 микроопераций, по которому в него производится запись информации. На n + k + 1 такте с третьего 22.3 выхода дешифратора 8 единичный сигнал’поступает на третий вход четвертого элемента 14 И; на первый и второй вход которого поступают соответственно синхроимпульсы с выхода генератора 6 тактовых импульсов и сигнал с выхода 1.4 блока 1 постоянной памяти. На выходе четвертого элемента 14 И при этом появляется единичный сигнал, который через второй 16 и третий' 17 элементы ИЛИ поступает на· синхровход регистра 2 адреса и обеспечивает запись очередного модифицированного адреса. Тот же сигнал поступает на вход первого формирователя 9 одиночного импульса, импульс с выхода которого через задержки обнуляет счетчик 7 тактовых импульсов. $

   По окончании обработки последней программы единичный сигнал с выхода

   21.2 конца работы поступает на R-вход . триггера 7 пуска и обнуляет его.

   Устройство для программного управления, содержащее блок постоянной памяти программ, группа адресных входов которого подключена к разрядным выходам регистра адреса, группа информационных входов которого соединена с группой выходов коммутатора, группа информационных входов регистра микроопераций соединена с группой выходов поля кодов микрооперации, блока постоянной памяти программ,выход-'разряда конца команды которого подключен к прямому и инверсному управляющим входам коммутатора, а остальные разрядные выходы являются выходом устройства, а также триггер пуска, мультиплексор логических условий, генератор тактовых импульсов и первый элемент ИЛИ, вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, группа выходов немодифицируемых разрядов поля адреса блока постоянной памяти программ и выход мультиплексора логических условий соединены с первой группой информационных входов коммутатора, вторая группа информационных входов которого соеди- _t йена с группой входов кода операций устройства, группа входов логических условий которого соединена с первой группой информационных входов мультиплексора логических условий, вторая группа информационных входов которого подключена к группе выходов поля логических условий блока постоянной памяти программ, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит счетчик тактовых импульсов, дешифратор, второй и третий элементы ИЛИ, четыре элемента И, два формирователя одиночных импульсов, причем выходы поля кода логических условий блока постоянной памяти программ соединены с группой входов первого элемента ИЛИ, выход которого соединен с входом первого элемента И, выход генератора тактовых импульсов - с счетным входом счетчика тактовых импульсов, с первыми входами первого, второго, третьего ₍ и четвертого элементов И,выход первого’ элемента ИЛИ соединен с вторым входом третьего элемента И, выход поля признака команды ветвления блока постоянной памяти программ - с инверсным входом третьего и с вторым входом четвертого элементов И, первый выход дешифратора соединен С вторыми входами первого и второго Элементов И, второй выход - с треть им входом третьего элемента И, тгретий вход - с третьим входом четвертого элемента И, выходы первого, третьего и четвертого элементов И соединены соответственно с первым, рторым и третьим входами второго Элемента ИЛИ, выход которого соединен. с первым входом третьего элемента ИЛИ и с входом первого формирователя одиночных импульсов, выход которого соединен.с R-входом счетчика тактовых импульсов, выход третьего элемента И - с синхровходом регистра микроопераций, выход раз5 ряда конца работы которого соединен с R-входом триггера пуска, выход которого соединен с входом второго фор мирователя одиночных импульсов, выход которого соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с синхровходом регистра адреса, выход генератора тактовых импульсов соединен со счетным входом счетчика такто вых импульсов, выход которого соединен с входом дешифратора.

   «и