SU1714645A1 - Устройство управлени тренажером операторов - Google Patents

Abstract

Изобретение относитс  к техническим средствам подготовки операторов. Цепь изобретени  - расширение дидактических возможностей. Дл  этого в устройство дополнительно введены группа генераторов тактовой последовательности; группа счетчиков (с собственной остановкой на заданном числе), группа дешифраторов, второй, третий и четвертый злементы ИЛИ, злемент задержки, 1 ил.

Description

Изобретение относитс  к техническим средствам подготовки операторов АСУ и может быть использовано при создании устройств управлени  тренажерами дл  обучени  операторов.

Известно устройство управлени  тренажером , содержащее блок пам ти, соединенный выходами с входами регистра микрокоманд, регистр адреса микрокоманд, подключенный управл ющими выходами к управл ющим входам блока пам ти, при этом первые информационные выходы регистра адреса микрокоманд соединены через элемент ИЛИ с входом генератора случайных чисел, подключенного выходом к входу сравнени , вторые информационные выходы регистра адерса микрокоманд соединены с входами дешифратора, св занного выходами с соответствующими первыми входами первых и вторых элементов И, вторые входы которых подключены к выходам блока сравнени , причем выходы первых и вторых элементов И св заны с информационными входами блока пам ти.

Недостатками устройства  вл ютс  его сложность и ограниченные возможности по

моделированию алгоритмов, имеющих не бинарные, а многозначные логическое услови .

Известно устройство задани  программы обучени , содержащее регистр адреса, входы которого  вл ютс  соответствующими информационными входами устройства, а выходы первой, второй и третьей групп подключены к соответствующим входам первого элемента ИЛИ, дешифратора и к соответствующим адресным входам блока пам ти соответственно, выход первого элемента ИЛИ соединен с входом генератора случайной последовательности импульсов, выходы блока пам ти соединены с соответствующими входами регистра микрокоманд , выходы первой и второй групп которого  вл ютс  соответствующими информационными выходами первой и второй групп устройства, выходы дешифратора подключены к соответствующим входам первой группы блока элементов И, выходы которого соединены с соответствующими информационными входами блока пам ти и с соответствующими входами второго элемента ИЛИ, сдвигающий регистр, установочный вход которого соединен с выходом первого элемента задержки, а информационный вход - с выходом четвертого элемента , подключенным к первому входу седьмого элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, подключенным к установочному входу регистра числа, информационный вход которого соединен с выходом первого элемента И, а выход - с первым входом третьего элемента И, второй вход которого подключен к выходу третьего элемента задержки , выход которого подключен к первым входам четвертого и п того элементов И, вторые входы которых соединены соответственно с первым и вторым пр мыми входами сумматора, первый пр мой и первый , второй и третий инверсные выходы которого подключены соответственно к первому, второму, третьему и четвертому входам элемента ИЛИ-НЕ, выход которого соединен с первым входом дев того элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, а выход - к первым входам элементов И второй группы и первым входам п того и шестого элементов ИЛИ, вторые входы которых  вл ютс  управл ющим входом устройства, подключенным к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ, а выход - с входами разрешени  записи регистров группы, информационные входы которых подключены к соответствующим выходам третьей группы регистра микрокоманд , входы разрешени  считывани  - к единичному выходу первого триггера, а выходы - к соответствующим первым входам элементов И первой группы, вторые входы которых соединены с соответствующими выходами сдвигающего регистра, третьи входы - с выходом второго элемента И, а выходы - с соответствующими входами восьмого элемента ИЛИ, выход которого подключен к первому информационному входу сумматора, второй информационный вход которого соединен с выходом третьего элемента И, а установочный вход - с выходом седьмого элемента ИЛИ, первь й вход второго элемента И подключен к выходу генератора тактовых импульсов, второй вход к нулевому выходу второго триггера, выход - к входу третьего элемента задержки , S-вход второго триггера соединен с выходом шестого элемента ИЛИ, а R-вход с единичным выходом первого триггера, подключенным к входу запуска генератора тактовых импульсов и первому входу первого элемента И, второй вход которого соединен с выходом п того элемента задержки, вход

которого подключен к выходу генератора случайных последовательностей импульсов , вход первого элемента задержки соединен с выходом п того элемента ИЛИ, вход

четвертого элемента задержки подключен к выходу п того элемента И, вторые входы элементов И второй группы соединены с соответствующими выходами сдвигающего регистра, а выходы - с соответствующими

0 входами второй группы блока элементов И и третьего элемента ИЛИ, выход которого подключен к R-входу первого триггера, Sвход которого соединен с выходом первого элемента И, а нулевой выход - с входом

5 останова генератора тактовых импульсов.

Данное устройство позвол ет моделировать алгоритмы управлени  с произвольным числом исходов у логических операторов алгоритма. Его недостаток в

0 сложности устройства.

Цель изобретени  - расширение дидактических возможностей устройства управлени  тренажером операторов при выполнении алгоритмов сложной логиче5 ской структуры,

Поставленна  цель достигаетс  тем, что устройство управлени  тренажером операторов , содержащее четыре элемента ИЛИ, регистр микрокоманд, регистр адреса, одни

0 выходы которого соединены с управл ющими входами блока пам ти, информационные входы которого подключены к выходам элементов И группы, другие выходы регистра адреса подключены к входам первого элемента ИЛИ, выход которого соединен с входом генератора случайных чисел, дополнительно содержит элемент задержки и группы дешифраторов, счетчиков и генераторов импульсов, входы запуска которых

0 подключены к выходам соответствующих элементов И группы, входы останова подключены к выходу второго элемента ИЛИ, а выходы соединены с информационными входами счетчиков группы, установочные

5 входы которых соединены с первым входом третьего элемента ИЛИ и  вл ютс  первым входом устройства, а выходы подключены к входам соответствующих дешифраторов группы, одни выходы которых соединены с

0 входами второго элемента ИЛИ, а другие выходы подключены к входам четвертого элемента ИЛИ, выход которого соединен с двигающим входом регистра адреса, управл ющий вход которого соединен с выходом

5 третьего элемента ИЛИ, второй вход которого  вл етс  вторым входом устройства, выходы блока пам ти соединены с входами регистра микрокоманд, выходы которого  вл ютс  выходами устройства, выходы первого элемента ИЛИ соединены через

элемент задержки с первыми входами элементов И группы, вторые входы которых соединены с выходами генератора случайных чисел,

На чертеже дана схема предлагаемого устройства.

Устройство содержит регистр 1 адреса микрокоманды, блок 2 пам ти микропрограммы , регистр 3 микрокоманды, первый элемент ИЛИ 4, генератор 5 случайных чисел , распределенных в интервале 0-1, элемент 6 задержки, блоки 7 элементов И, группу генераторов 8 тактовой последовательности , группу асинхронных двоичных счетчиков 9 с собственной остановкой на заданном числе, группу дешифраторов 10, второй элемент ИЛИ 11, третий элемент ИЛИ 12, четвертый элемент ИЛИ 13. Устройство имеет вход 14 установки устройства в исходное состо ние и внешний вход 15.

Регистр 1 адреса микрокоманды предназначен дл  хранени  управл ющей составл ющей алгоритма де тельности оператора. Емкость регистра 1 определ етс  количеством операций в алгоритме управлени .

Блок 2 пам ти микропрограммы предназначен дл  хранени  параметров алгоритма де тельности, например кодов органов панели индикации, которые измен ют свое состо ние в операци х алгоритма , а также кодов органов панели управлени  рабочего места оператора, на которые он должен воздействовать в соответствующих операци х при выполнении алгоритма управлени ,

Регистр 3 микрокоманды служит дл  кратковременного хранени  параметров текущей операции алгоритма, он может содержать несколько микроопераций дл  хранени  необходимых параметров, например две - дл  кодов, указанных в составе микрокоманды блока 2 пам ти микропрограммы .

Элемент ИЛИ 4 объедин ет информационные выходы регистра 1 адресов логических операторов в операторной схеме алгоритма.

Генератор 5 случайных равномерно распределенных чисел предназначен дл  веро тностного розыгрыша логических операторов алгоритма с целью определени  того , .какой исход прин ло логическое условие.

Элемент .6 задержки задерживает сигнал на врем , необходимое дл  прекращени  вращени  вала электродвигател  генератора 5.

Блок 7 элементов И предназначен дл  выбора адреса требуемой операции алгоритма .

Генераторы 8 тактовой последовательности предназначены дл  задани  серии тактовых импульсов, по которым происходит сдвиг регистра 1 адреса микрокоманды, дл  выбора очередного номера  чейки пам ти после выполнени  перехода по логическому условию.

Асинхронные двоичные счетчики 9 с собственной остановкой на заданном числе предназначены дл  подсчета количества сдвигов, задаваемых генераторами тактовой последовательности.

Дл  задани  управл ющей схемы алгоритмов управлени  широко используетс   зык логических схем алгоритмов (ЛСА). Рассмотрим процесс выполнени  алгоритма , заданного, например, следующей ЛСА:

AiA2p3- А4А5 АвАэ- Аю.

Выполнение алгоритма управлени  начинаетс  со срабатывани  самого левого члена А1ЛСА и заключаетс  в последовательном переходе до последнего ее члена АюЛСА, Члены ЛСА, обозначенные символом А, называютс  операционными операторами и они не измен ют пор док следовани  операторов, т.е. в строгой очередности нарастани  номера оператора, а члены ЛСА. обозначенные символом р, указывают на наличие в алгоритме логических

условий. Именно они измен ют последовательность выполнени  операторов алгоритма . Допустим дл  ЛСА, приведенной ранее, оператор рз срабатывает с веро тностью 0,15 по первой стрелке, 0,20 - по второй,

0,35 - по третьей и 0,4 к оператору А4 ЛСА. Событи , заключающиес  в прин тии логическим оператором того или иного услови ,  вл ютс  несовместными, поэтому сумма веро тностей исходов равна 1. Так, в случае

срабатывани  оператора рз по указанным номерам стрелок, алгоритм управлени  необходимо будет выполн ть по следующим реализаци м;

AI Аа Аб А AS АЭ АЮ; AI А2 АВ АО АЮ: AI А2 АЮ; AI А2 А4 AG Аб А АВ Ад АЮ.

Устройство функционирует следующим

образом.

При включении тренажера с помощью регистра 1 адреса производитс  выбор первой операции алгоритма за счет по влени  сигнала на первом входе регистра 1. Данный сигнал производит перезапись содержимого первой микрокоманды из блока 2 пам ти микропрограммы в регистр 3 микрокоманды , что приводит к по влению сигналов на выходах регистра 3, которые  вл ютс  внешними выходами устройства, После выдачи человеком-оператором соответствующих управл ющих воздействий, по влением сигнала на входе 15 устройства производитс  выбор очередной операции алгоритма. Если очередна  операци  алгоритма задана оператором А Л СА, то сигналы будут по вл тьс  на первых выходах регистра 1 адреса микрокоманды и цикл работы устройства повторитс  в описанном пор дке .

В случае, если очередна  операци  алгоритма  вл етс  логическим оператором, т.е. обозначена оператором р ЛСА, то сигнал по витс  на вторых выходах регистра 1 адреса микрокоманды. Вторые выходы регистра 1 адреса подключены к тем номерам  чеек регистра адреса микрокоманды, которые соответствуют пор дковому номеру оператора р в ЛСД и через элемент ИЛИ 4 сигнал поступает на запуск генератора 5 случайных чисел.

Сигнал по витс  на выходе соответствующего элемента блока 7 элементов И, выберет адрес требуемой операции алгоритма, соответствующей реализаци м, начинающимс  операторами А после логического оператора рз Ае, As, Аю или А4 ЛСА, и запустит соответствующий генератор 8 тактовой последовательности, выход которого поступает на счетный вход соответствующего асинхронного двоичного счетчика 9,

Количество элементов И 7, генераторов 8. асинхронных двоичных счетчиков 9 и дешифраторов 10 равно числу исходов логических условий операторов р ЛСА алгоритма. Поэтому каждый из счетчиков 9 считает до определенного числа, которое соответствует количеству пропускаемых операторов схемы, в соответствии с номером стрелки (соответствующего исхода оператора р ЛСА),

При каждом увеличении значени  счетчика на 1 код полученного числа поступает на входы соответствующего дешфиратора 10, Полученный позиционный код числа через четвертый элемент ИЛИ 11 поступает на сдвигающий вход регистра 1 адреса. При достижении заданного числа счетчик останавливаетс .

Генератор 8 останавливаетс  по сигналу , поступающему с выхода второго элемента ИЛИ 11, на входы которого поступает старший разр д позиционного кода числа, заданного дл  соответствующего счетчика 9, с соответствующего дешифратора 10.

Считывание информации из регистра 1 адреса происходит по управл ющему воздействию , поступающему с внешнего входа 15. Таким образом, предлагаемое изобретение позвол ет производить моделирование многозначных логических операторов в алгоритмах де тельности сложной логической структуры, что существенно упрощает устройство и повышает надежность его работы .

Claims (1)

1. Формула изобретени 

   Устройство управлени  тренажером операторов, содержащее четыре элемента

   0 ИЛИ. регистр микрокоманд, регистр адреса, одни выходы которого соединены с управл ющими входами блока пам ти, информационные входы которого подключены к выходам элементов И группы, другие выходы регистра адреса подключены к входам первого элемента ИЛИ, выход которого соединен с входом генератора случайных чисел , отличающеес  тем, что, с целью расширени  дидактических возможностей

   0 устройства, в него введены элемент задержки и группы дешифраторов, счетчиков и генераторов импульсов, входы запуска которых подключены к выходам соответствующих элементов И группы, входы остановки

   5 подключены к выходу второго элемента ИЛИ, а выходы соединены с информационными входами счетчиков группы, установочные входы которых соединены с первым входом третьего элемента ИЛИ и  вл ютс 

   0 первым входом устройства, а выходы подключены к входам соответствующих дешифраторов группы, одни выходы которых соединены с входами второго элемента ИЛИ, а другие выходы подключены к входам

   5 четвертого элемента ИЛИ, выход которого соединен со сдвигающим входом регистра адреса, управл ющий вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого  вл етс  вторым входом

   0 устройства, выходы блока пам ти соединены с входами регистра микрокоманд, выходы которого  вл ютс  выходами устройства, выходы первого элемента ИЛИ соединены через элемент задержки с первыми входами

   5 элементов И группы, вторые входы которых соединены с выходами генератора случайных чисел.

   Регистр (Qnir

   --- . Г

   6