SU1642446A1 - Программируемый контроллер - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в ЭВМ, терминальном оборудовании и АСУ ТП. Цель изобретени  - сокращение аппаратурной избыточности контроллера за счет реализации проверки условий выполнени  микроприказов в каждом такте работы. Поставленна  цель достигаетс  тем, что в контроллер, содержащий блок пам ти, регистры адреса и микрокоманд , генератор, коммутатор, мультиплексор , первую группу элементов И, элемент ИЛИ-НЕ, дополнительно введены регистр условий, триггеры пуска и блокировки, коммутаторы кодов условий и условий, дешифратор , втора  и треть  группы элементов И и первый - четвертый элементы И. Введение новых элементов позвол ет формировать код нового микроприказа до окончани  выполнени  предыдущего, который выполн етс  в течение нескольких тактов, с проверкой его выполнени  в каждом такте работы контроллера. 2 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в электронно-вычислительных машинах, терминальном оборудовании и АСУ ТП (дл  управлени  динамическими процессами).

Цель изобретени  - сокращение аппаратной избыточности контроллера за счет реализации проверки условий выполнени  микроприказов в каждом такте работы.

Сущность изобретени  состоит в формировании каждого микроприказа выполн емых микрокоманд до момента окончани  его выполнени , что позвол ет однократно хранить в управл ющей пам ти микрокоманды , содержащие микроприказы, выполн емые в течение нескольких тактов, и

уменьшить сложность программируемого контроллера.

На фиг.1 приведена функциональна  схема программируемого контроллера; на фиг.2 - временна  диаграмма его раооты.

Программируемый контроллер содержит (фиг.1) блок 1 пам ти с выходами пол  2 адреса, пол  3 кода услови , пол  4 микроопераций и пол  5 метки, регистр 6 адреса, регистр 7 микрокоманд, регистр 8 условий, триггер 9 пуска, триггер 10 блокировки, генератор 11 с первым 12 и вторым 13 выходами , коммутатор 14, коммутатор 15 кодов условий, коммутатор 16 условий, мультиплексор 17, дешифратор 18, первую 19, вторую 20 и третью 21 группы элементов И, первый - четвертый элементы И 22-25, злеON 1 Ю

t

ON

мент ИЛИ-НЕ 26, выход 27 коммутатора 16 условий, вход 28 кода операции, вход 29 пуска, входы 30 сигналов логических условий , входы 31 сигналов выполнени  микро- приказов, выход 32 сигнала Конец команды, выход 33 сигнала Конец работы , выходы 34 микроопераций и выходы 35 микроприказов.

Блок 1 пам ти предназначен дл  хранени  микрокоманд. Микрокоманды состо т из четырех полей: пол  адреса (поле 2), пол  кода услови  (поле 3), пол  микроопераций (поле 4) и пол  метки (поле 5).

В поле адреса содержитс  базовый адрес очередной микрокоманды. Пол  микро- опереи /й и код услови  используютс  многофункционально. Если в поле 5 метки очередной микрокоманды имеет место единичный и1|-чал, го в пол х кода услови  м микроопераций хран тс  коды условий, провер емых а процессе выполнени  мик- роприкэзов. Если в поле метки очередной микрокоманды присутствует нулевой сигнал , то в поле кода условий хранитс  код логического услови , провер емого после выполнени  микрокоманды. Поле микроопераций в этом случае состоит из двух подполе t. пол  операционной части и пол  ми кро приказе в.

Операционна  часть микрокоманды поступает с выходов 34 устройства на объект управлени . Микроприказы через выходы 31.1-35.S устройства поступают на объект управлени  и включают его соответствующие субблоки дл  выполнени  микрокоманды (ее операционной части).

Регистр 6 адреса предназначен дл  хранени  адреса очередной микрокоманды .

Регистр 7 служит дл  хранени  операционных частей и микроприказов выполн емых микрокоманд.

Регистр 8 служит дл  хранени  в течение выполнени  микрокоманды кодов логических условий, провер емых при выполнении микроприказов,

Триггер 9 .пуска предназначен дл  включени  и отключени  генератора 11. При нахождении триггера 9 в единичном состо нии генератор 11 включен, а в нулевом - отключен.

Триггер 10 блокировки формирует (в единичном состо нии) сигнал блокировки записи информации в регистры 7 и 8 до момента окончани  выполнени  текущей микрокоманды.

Генератор 11 формирует на выходах 12 и 13 последовательности импульсов (фиг,2) Т1 и Т2, синхронизирующие работу устройства . Длительность, период следовани  и

временной сдвиг между последовательност ми импульсов определ ютс  из условий обеспечени  устойчивой работы элементов и узлов контроллера.

Коммутатор 14 передает на регистр 6

адрес очередной микрокоманды либо с входов 28 устройства, либо с выходов 2 блока 1 пам ти и мультиплексора 17,

Коммутатор 15 кодов условий служит дл  передачи кода услови , провер емого в ходе выполнени  текущего микроприказа, на дешифратор 18.

Коммутатор 16 условий предназначен дл  передачи сигнала провер емого логиче- ского услови  с входов 31 контроллера на группу элемента И 20.1-20.1.

Мультиплексор формирует значение младшего разр да адреса очередной микрокоманды . На выход мультиплексора 17 поступает либо значение младшего разр да базового адреса, либо значение провер емого логического услови  с входа 30 контроллера .

Дешифратор 18 предназначен дл  деко- дировани  кода провер емого услови  и управлени  коммутатором 16 условий.

Устройство работает следующим образом .

В исходном состо нии триггеры 9 и 10 и регистры 6, 7 и 8 обнулены. При этом на выходе 32 пол  4 микроопераций блока 1 пам ти присутствует единичный сигнал.

При поступлении на вход 29 сигнала пуска триггера 9 пуска устанавливаетс  в еди- ничное состо ние и включает генератор 11.

По первому импульсу последовательности Т1 (импульс на выходе 12 генератора 11) в регистр 6 с входа 28 через коммутатор 14

записываетс  адрес первой микрокоманды микропрограммы. По этому адресу из блока 1 пам ти считываетс  микрокоманда, и сигнал на выходе 32 исчезает. В зависимости от содержимого пол  5 метки и пол  микроприказов в устройстве реализуютс  три типа микрокоманд:

обща  микрокоманда (МК-1); микрокоманда с фиксированным временем выполнени  (МК-2);

микрокоманда с нефиксированным временем выполнени  (МК-3).

Выполнение МК-1. Поле микроприказов этих микрокоманд не содержит информации и в поле 5 метки сигнал отсутствует. По

импульсу Т2 с выхода 13 генератора 11 содержимое пол  4 микроопераций микрокоманды из блока 1 пам ти записываетс  в регистр 7 микрокоманд. Операционна  часть микрокоманды с регистра 7 через выход 34 поступает на операционный блок и

выполн етс  в нем. Так как в поле управлени  регистра 7 микрокоманд информаци  отсутствует, то на выходе элемента И ЛИНЕ 26 имеет место единичный сигнал. Код провер емого логического услови  с пол  3 через группу 21 элементов И поступает на адресный вход мультиплексора 17. При этом на выходе мультиплексора 17 формируетс  значение младшего разр да адреса очередной микрокоманды. По очередному импульсу последовательности Т1 в регистр 6 записываетс  адрес очередной микрокоманды. Далее работа устройства при выполнении микрокоманд этого типа происходит аналогично описанному выше алгоритму.

Выполнение МК-2. Выборка МК-2 из блока 1 пам ти и занесение в регистр 7 микрокоманд происход т аналогично описанному выше. Так как поле 4 микроопераций в этом случае отлично от нул , то сигнал на выходе элемента ИЛИ-НЕ 26 исчезает. Микрокоманда МК-2 выполн етс  в течение К+1 тактов, где К-число выполн емых микроприказов. Пусть в поле микроприказов текущей микрокоманды имеютс  единичные сигналы в первом и третьем разр дах. После записи такой микрокоманды в регистр 7 микрокоманд операционна  часть микрокоманды поступает на выход 34, а сигнал первого микроприказа - на выход 35.1. Этот сигнал разрешает выполнение операционной части микрокоманды соответствующим субблоком операционного блока. Так как сигнал на выходе элемента ИЛИ-НЕ 26 отсутствует, то очередной импульс последовательности Т2 через элемент И 23 на регистр б адреса не поступает. На вход дешифратора 18 поступает нулевой код. При этом сигнал с соответствующего выхода дешифратора 18 проходит через коммутатор 16 на выход 27. Триггер 10 при этом остаетс  в нулевом состо нии. По очередному импульсу последовательности Т2 на выходе элемента И 20.1 группы 20 элементов И по вл етс  сигнал (элемент И 20.1 в этом случае открыт сигналом с первого выхода пол  управлени  регистра 7 микрокоманд и сигналом с выхода 27 коммутатора 16 условий). Этот сигнал поступает на первый R-вход регистра 7 микрокоманд . При этом соответствующий триггер регистра 7 микрокоманд устанавливаетс  в нулевое состо ние и сигнал на выходе 35.1 исчезает. На выходе элемента И 19.2 по вл етс  сигнал третьего микроприказа , который поступает на выход 35.3 контроллера и включает соответствующий субблок операционного блока дл  выполнени  операционной части микрокоманды.

По очередному импульсу последовательности Т2 на выходе элемента И 20.3 группы 20 элементов И по вл етс  сигнал. По этому сигналу соответствующий триг- 5 гер регистра 7 микрокоманд устанавливаетс  в нулевое состо ние, сигнал на выходе элемента И 19.2 исчезает, а на выходе элемента ИЛИ-НЕ 26 по вл етс . По очередному импульсу последовательности

0 Т1 в регистр 6 адреса записываетс  адрес очередной микрокоманды и триггер 10 блокировки устанавливаетс  в единичное состо ние. По импульсу последовательности Т2 в регистр 7 микрокоманд записыва5 етс  код очередной микрокоманды. Далее контроллер при выполнении микрокоманд типов МК-1 и МК-2 функционирует аналогично описанному выше алгоритму.

Выполнение МК-3. В процессе выпол0 нени  МК-3 из блока 1 пам ти считываетс  две микрокоманды. В первой микрокоманде содержатс  коды условий, провер емых после выполнени  микроприказов. Число этих кодов равно разр дности пол 

5 микроприказов. Коды условий в первой микрокоманде содержатс  в поле 4 микроопераций и поле 3 кодов условий. Во второй микрокоманде содержатс  операционна  часть и поле микроприказов мик0 рокоманды МК-3.

При реализации микрокоманды МК-3 контроллер функционирует следующим образом . По адресу, записанному в регистре б адреса, из блока 1 пам ти выбираетс  пер5 ва  микрокоманда. При этом на выходе 5 блока 1 пам ти по вл етс  сигнал. Этот сигнал разрешает запись информации в регистр 8 условий и запрещает запись информации е регистр 7 микрокоманд. По

0 очередному импульсу последовательности Т2 коды услови  с выхода 3 и 4 блока 1 пам ти занос тс  в регистр 8 условий и триггер 10 блокировки устанавливаетс  в нулевое состо ние. Так как на адресный

5 вход мультиплексора 17 поступает нулевой код, то через мультиплексор 17 поступает сигнал с выхода модифицируемого разр да адреса пол  2 адреса. Адрес очередной микрокоманды через коммутатор 14

0 поступает на регистр 6 адреса. По очередному импульсу последовательности Т1 этот адрес записываетс  в регистр 6 адреса и триггер 10 блокировки устанавливаетс  в единичное состо ние. По это5 му адресу из блока 1 пам ти считываетс  очередна  микрокоманда. На выходе 5 блока 1 пам ти сигнал отсутствует. По импульсу последовательности Т2 в регистр 7 микрокоманд записываетс  поле микроопераций микрокоманды. Операционна  часть микрокоманды поступает на выходы 34, Сигналы микроприказов с пол  управлени  регистра 7 микрокоманд через элементы И группы 19 элементов И поступают на выходы 35.1-35. t Пусть при формировании микрокоманды имеет место микроприказ на выходе 35.3 и моментом окончани  его выполнени   вл етс  выполнение Ждущего логического услови  (Хз). В этом случае сигнал с выхода элемента И 19.2 группы 19 элементов И открывает по второму управл ющему входу коммутатор 15 кодов условий. Код провер емого услови  (Хз) с регистра 8 проходит через коммутатор 15 кодов условий на дешифратор 18. Дешифратор 18 на соответствующем выходе формирует сигнал, который открывает по соответствующему управл ющему входу коммутатор 16 условий. При этом провер емое логическое условие Хз с входа 31 контроллера проходит через коммутатор 16 на выходе 27. Если микроприказ, поступающий на выход 35.5, не выполн лс , то . При этом сигнал на выходе 27 коммутатора 16 отсутствует, очередной импульс последовательности Т2 через элемент И 20.3 группы не проходит и сигнал на выходе 35.3 контроллера не исчезает , Гак как сигнал на выходе элемента ИЛИ-НЕ 2S отсутствует, то очередной импульс последовательности Т1 через элемент И 23 на регистр 6 адреса и триггер 10 блокировки не проходит. Контроллер остаетс  в таком состо нии до момента окончани  выполнени  микроприказа, В момент окончани  выполнени  микроприказа Хз измен ет свое назначение (Хз 1). При этом по вл етс  сигнал на выходе 27 коммутатора 16. При поступлении очередного импульса последовательности Т2 на выходе элемента И 20.3 группы по вл етс  сигнал, По этому сигналу триггер регистра 7 микрокоманд, хран щий сигнал 4 выполн вшегос  микроприказа, устанавливаетс  в нулевое состо ние и сигнал на выходе 35.3 контроллера исчезает. Если в поле микроприказов есть еще сигналы, то на выходе одного из элементов И 19.4- 19.(1-1) группы 19 элементов И по вл етс  сигнал микроприказа и на выходе элемента ИЛИ-НЕ 26 сигнал отсутствует, В процессе выполнени  очередного микроприказа с проверкой ждущего услови  контроллер функционирует аналогично описанному выше. Если же на выполнение очередного приказа требуетс  один такт работы контроллера, то в соответствующем поле регистра 8 должен хранитьс  нулевой код, Этот код, пройд  через коммутатор 15 кодов условий на дешифратор

18, возбудит соответствующий выход, Сигнал с этого выхода пройдет через коммутатор 16 условий на выход 27. Далее контроллер будет функционировать аналогично, как и

при выполнении микрокоманды типа МК-2. После выполнени  всех микроприказов микрокоманды МК-3 на выходе элемента ИЛИ-НЕ 26 по вл етс  сигнал. По очередному импульсу последовательности Т1 в

регистр 6 адреса заноситс  адрес очередной микрокоманды, триггер 10 блокировки устанавливаетс  в единичное состо ние и регистр 8 условий обнул етс . Из блока 1 пам ти выбираетс  очередна 

микрокоманда. Далее контроллер функционирует в процессе ее выполнени  аналогично описанному выше алгоритму,

При считывании последней микрокоманды в процессе функционировани  контроллера на выходе 33 блока 1 пам ти по вл етс  сигнал Конец работы, При поступлении очередного импульса последовательности Т2 (после окончани  выполнени  микрокоманды) триггер 9 пуска и регистр

6 адреса обнул ютс  и генератор 11 отключаетс .

Claims (1)

1. Формула изобретени  Программируемый контроллер, содержащий блок пам ти микрокоманд, регистры адреса и микрокоманд, генератор импульсов , коммутатор, мультиплексор, первую группу элементов И, элемент ИЛИ-НЕ, причем перва  группа информационных входов

   коммутатора  вл етс  группой входов кодов операций контроллера, выходы коммутатора соединены с информационными входами регистра адреса, выходы которого соединены с адресными входами блока пам ти микрокоманд, выходы немодифицированных разр дов пол  адреса которого соединены с второй группой информационных входов коммутатора, выход модифицируемого разр да пол  адреса блока

   пам ти соединен со старшим информационным разр дом мультиплексора, выход которого соединен со старшим разр дом второй группы информационных входов коммутатора, выходы пол  микрооперации

   блока пам ти микрокоманд соединены с информационными входами регистра микрокоманд , группа информационных выходов регистра микрокоманд  вл етс  группой микрооперационных выходов

   контроллера, первый управл ющий выход Конец команды пол  микроопераций соединен с первым пр мым и вторым инверсными управл ющими входами коммутатора, группа информационных входов мультиплексора  вл етс  группой входов логических условий контроллера, выход пол  Метка блока пам ти микрокоманд соединен с инверсным управл ющим входом регистра микрокоманд, выходы пол  управлени  регистра микрокоманд соединены с входа- ми элемента ИЛИ-НЕ, i-й выход пол  управлени  регистра микрокоманд, где i 2,п, соединен с пр мым входом j-ro элемента И первой группы, где , (1-1), j-й выход пол  управлени  регистра микрокоманд соеди-

   нен с 0+1)-м инверсным входом (j+1Ы)-го

   элемента И первой группы, первый разр д выходов пол  управлени  регистра микрокоманд и выходы элементов И первой группы  вл ютс  группой выходов микро- приказов контроллера, отличающий- с   тем, что, с целью сокращени  аппаратной избыточности контроллера,в него введены регистр условий, триггеры пуска и блокировки, коммутаторы кодов условий и условий, дешифратор, втора  и треть  группы элементов И, первый, второй, третий и четвертый элементы И, причем выходы полей кодов условий и микроопераций блока пам ти микрокоманд соединены с информационными входами регистра условий , группы информационных выходов которого соединены с соответствующими группами входов коммутатора кодов условий , группа выходов которого соединена с входами дешифратора, выходы которого соединены с соответствующими управл ющими входами коммутатора условий, выход которого соединен с первыми входами элементов И второй группы, выходы кото- рых соединены с соответствующими входами сброса регистра микрокоманд, первый разр д выходов пол  управлени  которого и выходы элементов И первой группы соединены с соответствующими входами управлени  коммутатора кодов условий и вторыми входами элементов И второй группы, выходы пол  кодов условий блока пам ти микрокоманд соединены с соответствующими входами элементов И третьей группы, выходы которых соединены с адресными входами мультиплексора, управл ющий выход Конец работы пол  микроопераций блока пам ти соединен с первым входом первого и инверсным входом второго элементов И, выход которого соединен с входом записи регистра адреса , входом установки триггера блокировки и пр мым входом четвертого элемента И, выход которого соединен с входом сброса регистра условий, выход пол  Метка блока пам ти микрокоманд соединен с инверсными входами элементов И третьей группы, управл ющим входом регистра условий и инверсным входом четвертого элемента И, выход элемента ИЛИ-НЕ соединен с вторыми входами первого и второго элементов И, вход установки триггера/ пуска  вл етс  входом пуска контроллера выход триггера пуска соединен с управл ющим входом генератора, первый тактовый выход которого соединен с первым входом второго элемента И и третьим входом первого элемента /, выход которого соединен с входами сброса регистра адреса и триггера пуска, второй тактовый выход генератора соединен с третьими входами элементов И второй группы, первым входом третьего элемента И и синх- ровходом триггера блокировки, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с синхровходами регистров микрокоманд и условий, инверсный вход синхронной установки триггера блокировки в О соединен с общей шиной, входы выполнени  микроопераций контроллера соединены с соответствующими информационными входами коммутатора условий.