SU1142834A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ,содержащее блок пам ти микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, коммутатор внешних логических уело- . ВИЙ, дешифратор, триггер пуска и генератор тактовых импульсов, причем вход кода команды устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд, m адресных выходов (т - количество немодифицируемых разр дов адреса следующей микрокоманды ) немодифицируемых разр дов которого соединены с соответствующими ш информационными входами второй группы коммутатора адреса, выход кода микроопераций блока пам ти микрокоманд соединен с информационным входом регистра микроопераций, выход признака конца команды которого соединен с управл ющим входом коммутатора адреса, выход признака конца работы регистра микроопераций соединен с входом установки в ноль триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, выход кода управлени  внешними устройствами которого  вл етс  выходом устройства , выход кода логических условий блока пам ти микрокоманд соединен с входом дешифратора, перва  группа выходов которого соединена с группой (Л управл ющих входов коммутатора внешних логических условий, группа информационных входов которого  вл етс  группой входов логических условий устройства, вход установки в единицу триггера пуска  вл етс  входом пуска устройства, отличающеес  4 тем, что, с целью сокращени  объема ю оборудовани , оно содержит регистр 00. внутренних логических условий, комСАд мутатор внутренних логических усло J вий, злемент И и элемент ИЛИ, причем адресньй выход модифицируемого разр да блока пам ти микрокоманд соединен с первым входом элемента ИЛИ, выход которого соединен с (т +1)-м информационным входом второй группы коммутатора адреса, второй и третий входы элемента ИЛИ соединены соответственно с выходами коммутатора в нешних логических условий и коммутатора внутренних логических условий, информационные входы которого соедине-

Description

ны с выходами регистра внутренних логических условий, информационный вход которого соединен с выходом кода внутренних логических условий блока пам ти микрокоманд, выход признака анализа внутренних логических условий которого соединен с инверсным входом злемента И и со стробирующим входом коммутатора внутренних 4 логических условий, группа упра л ющих входов которого соединена с второй группой выходов дешифратора и с группой входов управлени  записью регистра внутренних логических условий , вход синхронизагщи которого соединен с выходом элемента И, пр мой вход которого соединен с вторым выходом генератора тактовых импульсов ,

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении центральных устройств управлени  ЭВМ и вычислительных систем.

Известно микропрограммное устройство управлени , содержащее два блока пам ти, дешифратор, регистр адреса ,- триггер, злемент НЕ, два блока элементов И СО.

Недостатком этого устройства  вл етс  узка  область применени , обусловленна  ограничени ми на топологию вьшолн емых микропрограмм.

Известно микропрограммное устройство управлени ,содержащее регистр адреса, дешифратор, блок пам ти микрокоманд , триггер услови , злемент И 2.

Недостатком зтого устройства  вл етс  низка  экономичность, обусловленна  отсутствием специальных технических средств дл  исключени  избыточности блока пам ти.

Наиболее близким к предлагаемому по технической сущности и достигаемому зффекту  вл етс  микропрограммное устройство управлени  с принудительной адресацией, содержащее триггер пуска, генератор тактовых импульсов, дешифратор логических условий , коммутатор внешних логических условий, посто нное запоминаюгцее устройство (ПЗУ) микрокоманд, регистры адреса и микрокоманд, дешифратор микроопераций, эпемент НЕ, коммутатор адреса, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов , выход которого соединен с

входом считывани  посто нного запоминающего устройства микрокоманд, адресный вход которого соединен с выходом регистра адреса, первьш и

второй выходы регистра микрокоманд соединены с входами дешифраторов . внешних логических условий и мирокопераций соответственно,группа выходов которого соединена с выходами устройства, а

выход Конец работы соединен с нулевым входом триггера пуска, выходы дешифратора логических условий сое-, динены с управл ющими входами коммутатора внешних логических условий,

входы логических условий устройства соединены с информационными входами коммутатора внешних логических условий , выход которого через злемент НЕ соединен с управл ющим входом

коммутатора адреса, выход которого соединен с входом регистра адреса, выход ПЗУ микрокоманд соединен с входом регистра микрокоманд, адресный выход которого соединен с информационными входами коммутатора адреса Сз .

Недостатком указанного устройства  вл етс  большей объем оборудовани  ПЗУ микрокоманд, что обусловлено

отсутствием технических средств, позвол ющих исключить повторное хранение многократно используемых участков микропрограмм, имеющих разных последователей.

Цель изобретени  - сокращение объема оборудовани .

Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, коммутатор внешних логических условий, дешифратор, триггер пуска и генератор тактовых импульсов, причем вход кода KGмaндьL устройства соединен с первым информационным входом коммутатора адреса, выход .которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд, m адресных выходов ( т - количество немодифицирузмых разр дов адреса следунщей микрокоманды ) немодифицируемых {Разр дов которого соединены с соответствующими п информационными входами второй группы коммутатора.адреса,выход кода микроопераций блока пам ти микрокоманд соединен с информационным входом ре гистра микроопераций, выход признака конца команды которого соединен с управл ющим входом коммутатора адреса , выход признака конца работы регистра микроопераций соединен с входом установки в ноль триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый и второй выходы которого сое динены соответственно с входами синхронизации регистра адреса и регистр микроопераций, выход кода управлени  внешними устройствами Которого  вл етс  выходом устройства, выход кода логических условий блока пам ти микрокоманд соединен с входом дешифратора , перва  группа выходов которого соединена с группой управл ющих входов коммутатора внещних логических условий, группа информационных входов которого  вл етс  группой входов логических условий устройства, вход установки в единицу триггера пуска  вл етс  входом пуска устройства, введены регистр внутренних логических условий, коммутатор внутренних логических условий, элемент И и элемент ИЛИ, причем адресный выход модифицируемого разр да блока пам ти микрокоманд соединен с первым входом элемента ИЛИ, выход которого соеднней с (т + 1)-м информационным входЬм

второй группы коммутатора адреса, второй и третий входы элемента ИЛИ .соединены соответственно с выходами коммутатора внешних логических условий и коммутатора внутренних логи- 55 ческих условий, информационные входы которого соединены с выходами регистра внутренних логических условий

устройства, вход 15 логических условий и выход 16,

Кроме того, на фиг. 1 показаны выход 17 значени  внутреннего логического услови , выход 18 признака анализа внутренних логических уело- , ВИЙ, выход 19 кода микроопераций, выход 20 кода логических условий. информационный вход которого соединен с выходом кода внутренних логических условий блока пам ти микрокоманд , выход признака анализа внутренних логических условий которого соединен с инверсным входом элемента И и со стробирующим входом коммутатора внутренних логических условий , группа управл ющих входов которого соединена с второй группой выходов дешифратора и с группой входов управлени  записью регистра внутренних логических условий, вход синхронизации которого соединен с выходом элемента И, пр мой вход к.оторого соединен с вторым выходом генератора тактовых импульсов. Сущность изобретени  состоит в сокращении объема оборудовани  пам ти микрокоманд путем исключени  повтор ющихс  участков микропрограмм, имеющих разных последователей. Это достигаетс  за счет взедени  внутренних логических условий формировани  их значений, хранени  с использованием специальных технических средств и проверки их после выполнени  соответствующих участков микропрограмм . На фиг. 1 приведена функциональна  схема предлагаемого микропрограммного устройства управлени ; на фиг.2фрагмент микропрограммы, реализуемой в прототипе (а) и в предлагаемом устройстве (б); на фиг. по сн етс  принцип сокращени  объема ПЗУ в предлагаемом устройстве (б) по сравнению с прототипом (а). Микропрограммное устройство управлени  (фиг, 1) содержит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 микроопераций, регистр 4 внутренних логических условий, коммутатор 5 адреса, коммутатор 6 внутренних логических условий, коммутатор 7 внешних логических условий, дешифратор 8, триггер 9 пуска, гене- , ратор 10 TaKTOBbtx импульсов, элемент И 11, элемент ИЛИ 12, вход 13 кода команды устройства, вход 14 пуска выход 21 модифицируемого разр да адреса очередной микрокоманды, выход 2 немодифицируемых разр дов адреса очередной микрокоманды блока 1 пам ти микрокоманд, выходы признака конца работы 23 и признака конца команды 23 регистра микроопераций, первый 24 и второй 24 выходы генератора 10 тактовых импульсов. На фиг. 2 и 3 использованы следующие обозначени : А,, А, А;, А,, А, - микроподпрограммы; Хг - логическое условие; m, тп, m - разр д ности адресной и операционной частей и пол  логических условий; М и М, - метки, соответствующие выходам 17 и 18 блока 1 соответственно. Рассмотрим функциональное назначение элементов и св зей предлагаемо го микропрограммного устройства управлени  (фиг. 1). Блок 1 пам ти микрокоманд предназначен дл  хранени  кодов микрокоман Коммутатор 5 осуществл ет передачу на информационный вход регистра 2 адреса либо кода команды, поступающего с входа 13 устройства, либо модифицированного адреса очередной микрокоманды по второму информацион ному входу при единичном или нулево значении сигнала Конец команды на выходе 232 соответственно. Регистр 2 адреса микрокоманд пре назначен дл  приема, хренени  и выдачи кодов адресов микрокоманд в блок 1 пам ти микрокоманд. Запись кода адреса очередной микрокоманды в регистр 2 адреса микрокоманд прои водитс  С; выхода 5 коммутатора при поступлении на синхровход импульса выхода 24, генератора 10 тактовых импульсов. Регистр 3 микроопера1щй предназн чен дл  приема, хранени  и выдачи кодов микроопераций на выхо 16 уст ройства. Запись информации в регист 3 микроопераций осзоцествл етс  при наличии на его синхровходе сигнала, формируемого на выходе 24 генерато ра 10 тактовых импульсов. Генератор 10 тактовых импульсов на первом 24 и втором 24, выходах формирует последовательности тактовых импульсов, сдвинутых один относительного другого на врем  записи в регистр 2 адреса очередной микрокоманды и выборки микрокоманды из блока 1 пам ти микрокоманд и обеспе чивающих синхронизацию работы устройства . Формирование последовательностей импульсов на выходах ген-оратора 10 тактовых импульсов производитс  только при наличии единичного сигнала на его управл ющем входе. Триггер 9 пуска управл ет работой генератора 10 тактовых импульсов. Он устанавливаетс  в единичное состо ние при поступлении единичного сиг- , нала на вход 14 пуска устройства, который соединен с его входом установки в единицу, Единичньй сигнал на выходе триггера 9 пуска разрешает функционирование генератора 10 тактовых импульсов. Триггер 9 пуска устанавливаетс  в нулевое состо ние при оступлении на его вход установки в ноль сигнала Конец работы,которьй формируетс  на выходе 23, регистра 3 микроопераций. Коммутатор 7 внешних логических условий осуществл ет выделение значени  провер емого внешнего логического услови  и вьщачу его на элемент ИЛИ 12. Элемент ИЛИ 12 осуществл ет формирование значени  младшего разр да адреса очередной микрокоманды и вьщачу его на один из информа1щонных входов коммутатора 5 адреса. Формирование мпадшего разр да адреса ol очередной микрокоманды осуществл етс  путем реализации функции ctr ci;,v xl V х), где d - значение модифи1шруемого разр да адреса очередной микрокоманды на выходе 21 блока 1 пам ти микрокоманд; х . - значение провер емого внутреннего логического услови  на выходе коммутатора 6 внутренних логических условий; Х - значение провер емого внешнего логического услови  на выходе коммутатора 7 . внешних логических условий. Элемент И 11 предназначен дл  управлени  записью провер емого внутреннего логического услови  в регист р 4 внутренних логических условий . Регистр 4 внутренних логических условий служит дл  записи, хранени  и вьздачи значений внутренних логических условий на информационные входы коммутатора 6 внутренних логических условий. Коммутатор 6 внутренних логических условий осуществл ет вьщеление значени  провер емого внутреннего логического услови  и вьщачи его на элемент ИЛИ 12 дл  модификации адреса очередной микрокоманды. Микропрограммное устройство управ лени  работает следующим образом. В исходном состо нии все элементы схемы наход тс  в нулевом состо нии, а в разр де регистра 3 микрооперации соответствующем признаку конца команды (выход 23j), записана единица (цепи начальной установки условно не показаны). По сигналу Пуск, поступающему через вход 14 устройства на вход установки в единицу триггера 9, последний устанавливаетс  в единичное состо ние. При этом на выходах 24, и 24 генератора 10 возбуждаютс  последовательности тактовых импульсов По первому тактовому импульсу, по ступающему на синхровход регистра 2 адреса, последний открываетс . При этом код команды,  вл юпщйс  адресом первой микрокоманды выполн емой микропрограммы, через коммутатор 5 поступает на информационньш вход регистра 2 адреса. По записанному адре су в регистре 2 адреса, в блоке 1 пам ти микрокоманд выбираетс  соот ветствующай микрокоманда и поступает на его выходы 17-22. При наличии сигнала на синхровходе регистра 3. микроопераций операционна  часть микрокоманды с выхода 19 микроопераций поступает на информационный вход регистра 3 микроопераций. Сигналы микроопераций с регистра 3 поступают на выход 16 устройства. При формировании адреса очередной микрокоманды возможны три режима работы устройства: 1) формирование адреса очередной микрокоманды при выполнении линейных участков микропрограмм (проверка внутренних и внешних логических условий не осуществл  етс ) ; 2) формирование адреса очеред ной микрокоманды при проверке внешних логических условий; 3) формирова ние адреса очередной микрокоманды при проверке внутренних логических условий. Рассмотрим работу устройства в этих режимах. Первьш режим. При считывании микрокоманды из блока 1 пам ти микрокоманд адрес очередной микрокоманды формируетс  следующим образом. Немодифицируема  часть адреса очередной микрокоманды с выхода 22 поступает на информащюнные входы второй группы коммутатора 5 адреса. Значение модифицируемого разр да адреса очередной микрокоманды-поступает с выхода 21 блока 1 пам ти микрокоманд через элемент ИПИ 12 на один из информационных входов второй группы коммутатора 5 адреса. Поскольку сигнал признака конца команды отсутствует , адрес очередной микрокоманды через коммутатор 5 адреса поступает на информационный вход регистра 2 адреса. При формировании на выходе 24 генератора 10 очередного тактового импульса адрес микрокоманды записываетс  в регистр 2 адреса. Далее устройство функционирует в этом режиме аналогичным образом. Второй режим. Если при выполнении текущей микрокоманды необходимо проверить значение внешнего логического услови  и произвести ветвление микропрограммы , то на выходе 20 блока 1 пам ти микрокоманд считываетс  код этого логического услови . Этот код поступает на дешифратор 8 и возбужда- ет соответствующий провер емому логическому условию выход первой группы выходов дешифратора 8. Значение провер емого внешнего логического услови  с входа 15 через коммутатор 7 внешних логических условий поступает на элемент ИЛИ 12. Формирование значени  модифицированного разр да адреса очередной микрокоманды, осуществл етс  на элементе ИЛИ 12 путем реализации логической функции cLg ( ) значение которой поступает на один из информационных входов второй группы коммутатора 5 адреса. Далее устройство функционирует аналогичным образом. Третий режим. Запись значени  внутреннего логического услови  х , в регистр 4 осуществл етс  следующим образом. При считывании последней микрокоманды фрагмента микропрограммы , после выполнени  которого должен выполн тьс  повтор емый участок микропрограммы , на выходе блока 1 пам ти микрокоманд сигнал отсутствует. Значение провер емого после выполнени  повтор емого участка микропрограммы внутреннего логического услови  х с выхода 17 блока 1 пам ти микрокоманд поступает на информационные входы регистра 4. Код этого логического услови  с выхода 20 блока 1 пам ти микрокоманд поступает на дешифратор 8 и возбуждает соответствующий провер емому логическому условию выход второй группы выходов дешифратора В. При формировании очередного такт.ового импульса на выходе 24 генератора 10 соответствующий провер емому внутреннему логическому условию разр д регистра 4 открываетс  и в него записываетс  значение провер емого внутреннего логического услови . Далее при формирова нии микрокоманд повтор емого участка микропрограммы устройство функционирует так же, как и в первом режиме.

При формировании последней микрокоманды повтор емого участка микропрограммы , после вьшолнени  которой необходимо проверить значение внутреннего логического услови  и произвести ветвление микропрограммы, код логического услови  с выхода 20 блока 1 пам ти поступает на дешифратор 8, а на выходе 18 блока 1 пам ти по вл етс  единичный сигнал. При этом коммутатор 6 внутренних логических условий открываетс  по соответствующему управл ющему входу и значение провер емого внутреннего логического услови  через коммутатор 6 поступает на элемент ИЛИ 12.. При этом формирование значени  модифицированного разр да адреса очередной микрокоманды осуществл етс  аналогично его формированию при функционировании устройства во втором режиме работы,

Работа устройства заканчиваетс  при формировании на выходе 23 регистра 3 признака конца работы, которьй , поступив на вход установки в ноль триггера 9, устанавливает его в исходное состо ние, в результате чего генератор 10 прекращает формирование тактовых импульсов.

Принцип сокращени  объема оборудовани  блока 1 пам ти по сн етс  на фиг. 2 и 3.

Использование предлагаемого устройства позвол ет уменьпшть объем

оборудовани  блока 1 пам ти микрокоманд , а следовательно, и микропрограммного устройства управлени  в целом на величину

W, - W ,

dW

где W и W объем оборудовани 

блока 1 пам ти микрокоманд прототипа (базового объекта) и предлагаемого устройства соответственно. Объем оборудовани  W определ етс

вьфажением

х4 ,( н ь (-i). () ,

где м - число микрокоманд, хран щихс  в блоке 1 пам ти микрокоманд;

hjj, hy, Ьд- разр дность пол  логических условий, пол  микрооперации и пол  адреса микрокоманд соответственно;

9 - число линейных последовательностей .микрокоманд . формируемых устройст .вом;

среднее число микрокоманд в линейной последовательности микрокоманд, формируемых устройством. Оценку объема оборудовани  W, проведем при следующих допущени х: в каждой линейной последовательности микрокоманд имеетс  с веро тностью Р повтор ющийс  участок микрокоманд; среднее число микрокомавд в повтор ющемс  участке равно N.

С учетом сделанньк допущений число  чеек пам ти N, необходимьк дл  хранени  1 крокоманд в предлагаемом устройстве , и разр дность пол  адреса Ьд и пол  логических условий h микрокоманд , формируемых устройством, определ етс  выражени ми и Объем оборудовани  W определ етс  выражением W,.MjV,.b,.i,.n)(26,-). (K(9H..-).ecfj9M. )где 2) - разр дность дополнительно введенного в формат микрокоманд п л , используемого дл реализации проверок внутренних логически условий. Относительный вьигрыш в оборудовании предлагаемого устройства по 41 отношению к прототипу (базовому объекту ) определ етс  выражением дУ rw -100% Вычислим значение при следующих исходных данных полученных при кодировании микропрограмм: 20; N, 10; N2 8 Р 0,8, hy 60. В этом случае . w 100% 30,6%. 14600 Следовательно, использование изобретени  позвол ет существенно уменьшить объем оборудовани  пам ти микрокоманд .

Фиг 2

т 0 т о /77yf

то т А 1 2

тд

Фиг.З

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ,содержащее блок памяти микрокоманд, регистр адреса, регистр , микроопераций, коммутатор адреса, коммутатор внешних логических уело- . вий, дешифратор, триггер пуска и генератор тактовых импульсов, причем вход кода команды устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, tn адресных выходов (m - количество немодифицируемых разрядов адреса следующей микрокоманды) немодифицируемых разрядов которого соединены с соответствующими лп информационными входами второй группы коммутатора адреса, выход кода микроопераций блока памяти микрокоманд соединен с информационным входом регистра микроопераций, выход признака конца команды которого соединен с управляющим входом коммутатора адреса, выход признака конца работы регистра микроопераций соединен с входом установки в ноль триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, выход кода управления внешними устройствами которого является выходом устройства, выход кода логических условий блока памяти микрокоманд соединен с входом дешифратора, первая группа выходов которого соединена с группой управляющих входов коммутатора внешних логических условий, группа информационных входов которого является группой входов логических.условий устройства, вход установки в единицу триггера пуска является входом пуска устройства, отличающееся тем, что, с целью сокращения объема оборудования, оно содержит регистр внутренних логических условий, ком•мутатор внутренних логических условий, элемент И и элемент ИЛИ, причем адресный выход модифицируемого разряда блока памяти микрокоманд соединен с первым входом элемента ИЛИ, выход которого соединен с (т +1)-м информационным входом второй группы коммутатора адреса, второй и третий входы элемента ИЛИ соединены соответственно с выходами коммутатора внешних логических условий и коммутатора внутренних логических условий, информационные входы которого соединеSU, 1142834 ны с выходами регистра внутренних логических условий, информационный вход которого соединен с выходом кода внутренних логических условий блока памяти микрокоманд, выход признака анализа внутренних логических условий которого соединен с инверсным входом элемента И и со стробирующим входом коммутатора внутренних логических условий, группа управляющих входов которого соединена с нторой группой выходов дешифратора и с группой входов управления записью регистра внутренних логических условий, вход синхронизации которого соединен с выходом элемента И, прямой вход которого соединен с вторым выходом генератора тактовых импульсов