SU1203525A1

SU1203525A1 - Микропрограммное устройство управлени

Info

Publication number: SU1203525A1
Application number: SU843710091A
Authority: SU
Inventors: Василий Петрович Супрун; Вячеслав Сергеевич Харченко; Григорий Николаевич Тимонькин; Виктор Александрович Малахов; Сергей Николаевич Ткаченко; Константин Юрьевич Воробьев
Original assignee: Предприятие П/Я А-7160
Priority date: 1984-03-11
Filing date: 1984-03-11
Publication date: 1986-01-07

Description

120

коммутатора адреса, выход кода логических условий посто нного запоминающего устройства микрокоманд соеД1-1Нен с информационным входом регистра логическугл условий выход метки посто нного запоминающего устройства микрокоманд соединен с вторым входом первого и sffl- версными входами второго и третьего

Изобретение относитс к автома- тике и вь;числительнЬй технике и может быть использовано при построении центральных и периферийных устройств управлени ЭВМ к вычислительных систем.

Цель 1 ;зобретени - повышение быстродействи .

На фиг, 1 изображена функциональна схема микропрограммного устройства управлени : на фиг, 2 - схемаg по си юп а работу устройства.

Устройство содержит посто нное Запоминающее устройство (ПЗУ) 1 микрокоманд g регистры 2-4 адреса микроопераций и логических условий соответственно, первый 5 и второй б мультиплексоры5 комг« утатор 7 адреса триггер 8 пуска, генератор 9 тактовых импульсов 5 первый 10 и второй 11 элементы ИПИ, первый 12, второй 13 и третий 14 элементы И5 входы 15 .кода; операции, 16 пуска и 17 логических условий устройства, выход 18 устройства, выходы 19-24 микроопераций , немодифицируемой части адреса, второго и первого модифицируемых разр дов адреса кода логических условий и метки посто нного запоминающего устройства микрокоманд соответственно, выходы 25 и 26 микроопераций Конец команды и Конец работы соответственно5 первый 27.1„ и 27 с 2 второй выходы генератора тактовых игшульсов соответственно.

Устройство работает след ующим Образом.

В исходном состо нии все элементы схемы наход тс в нулевом состо нии , а в разр де регистра 3 микроопераций , соответствующем микроопеэлементов И, выход первого мультиплексора соединен с пр мым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход микрооперации Конед команды регистра микроопераций соединен с управл - ЮБДИМ входом коммутатора адреса .

рации Конец команды (выход 25), записана (цепи приведени схемы в исходное состо ние не пока- занрл) , По сигналу Пуск , поступающему через вход 16 устройства на 5™вход триггера 8, последний устанавливаетс в единичное состо ние. При этом на выходах генератора 9 возбуждаютс последовательности тактовых импульсов.

По первому тактовому импульсу L , поступающему на синхровход регистра 2 адреса, последний открываетс . При этом код операции, вл ющийс адресом первой микрокоманды выполн емой микропрограммы, через коммутатор 7 поступает на информационный . вход регистра 2 адреса. По записан- НО1-Г, в регистре 2 адресу в ПЗУ 1 микрокоманд выбираетс соответствующа микрокоманда и поступает на его выходы 19-24, При наличии - сигнала на синхровходе регистра 3 микроопераций операционна часть микрокоманды с выхода 19 поступает на информационный вход регистра 3 микроопераций. Сигналы микроопераций с регистра 3 микроопераций поступают на выход 18 устройства.

При формировании адреса очередной микрокоманды возможны следующие режимь ра.боты устройства;

формирование адреса очередной микрокоманды при выполнении линейных участков.микропрограмм без проверки логических условий,

формирование адреса очередной микрокоманды при проверке одного логического услови ,

формирование адреса очередной микрокоманды при проверке двух лог1 :ческих условий одновременно.

Рассмотрим работу устройства в этих режимах.

Первый режим. При считывании микрокоманды из ПЗУ 1 микрокоманд адрес очередной микрокоманды формируетс следующим образом. Немодифицируема часть адреса очередной микрокоманды с выхода 20 поступает на соответствующие входы первого информационного входа коммутатора 7 адреса. Значение модифицируемых разр дов адреса очередной микрокоманды поступает с выходов 21 и 22 через элементы ИЛИ 11 и 10 на вход коммутатора 7. Поскольку в поле 23 и-регистре 4 при этом записан нулевой код, то на.выходе мультиплексоров 5 и 6 и элементов И 13 и 14 присутствуют нулевые сигналы. Ввиду отсутстви сигнала микрооперации Конец команды адрес очередной микроко- мандь через коммутатор 7 поступает на информационный вход регистра 2 адреса. При формировании на выходе 27.1 генератора 9 очередного тактового импульса адрес микрокоманды записываетс в регистр 2 адреса, Далее устройство работает в этом режиме аналогично описанному выше. Второй режим. Если при выполнении текущей микрокоманды необходимо проверить значение логического услови и произвести ветвление микропрограммы , то на выходе 23 ПЗУ 1 микрокоманд будет считан код этого логического услови . Значени логических условий с входа 17 поступают на первый мультиплексор 5 Формирование значени модифицируемого разр да адреса очередной микрокоманды осуществл етс на втором элементе ИЛИ 11 путем реали , зации логической функции

где 0 - значение модифицируемого разр да адреса очередной микрокоманды на выходе 21 ПЗУ 1 микрокоманд (в микрокоманде ветвлени й(. 0);

Х - значение провер емого логического услови , формируемого на выходе мультиплексора 5.

Значение сигнала г. поступает на вход модифицированных разр дов адреса первого информационного входа коммутатора 7 адреса, Посколь

203525

ку в регистре 4 при этом сохран етс нулевой код, то сигнал на выходе мультиплексора 6 равен нулю и модификации второго адресного разр да не

5 происходит.

Третий режим. Если при выполнении микрокоманд необходимо реализовать проверку двух логических условий , то предлагаемое устройство ра10 ботает следующим образом. При считывании микрокоманды i., на выходе 24 ПЗУ 1 микрокоманд присутствует единичный сигнал - метка. По второму тактовому импульсу i проис15 ходит запись операционной части микрокоманды А-,. в регистр 3 и запись кода логического услови в регистр 4 логических условий. Метка запрещает прохождение сигналов

20 через второй 13 и третий 14 элементы И, блокиру тем самым модификацию младших адресных разр дов. Формирование адреса микрокоманды Л; , содержащей код второго провер емого

25 логического услови XT. , т.е, собственно микрокомандь ветвлени происходит по очередному импульсу I, после его окончани метка пропадает , второй 13 и третий 14 элементы И открываютс . По Lг . происходит считывание операционной части микрокоманды А,

Код логического услови Xi поступает на мультиплексор 5, а код логического услови Х - на муль типлексор б, С входа 17 значени логических условий подаютс на информационные входы мультиплексоров 5 и 6. Значени провер емых условий iC и Xj с выходов мультиплексоров 5 и 6 через открытые элементы И 14 и 13 поступают на элемейты ИЛИ 1t и 10. Модифицированные разр ды адреса очередной микрокоманды А| поступают на входы модифицированной части разр дов адреса первого информационного входа коммутатора 7 адреса.,

Механизм модификации в этом режиме полностйо аналогичен описан5 ному во втором режиме. Отличие состоит лишь в том, что при этом на элементах ИЛИ 10 и 11 модифици- Р1ТОТСЯ (измен ютс с нул на единицу при единичном значении условий

55 Xi и XT, ABS младших разр да одновременно , что позвол ет осуществл ть ветвление по трем - четырем направлени м .

30

40

Если после проверки логических уловий Х и Кг. необходимо проверить услови х и Xt, то устройство работает аналогично третьему режиму описанному выше. При этом по сигналу метки содержимое регистра 4 затираетс кодом услови Xj Если же после проверки условий Х и X-j осуществл етс переход к линейному участку, то в первой его микрокоманде задаетс метка и нулевой код в поле условий заноситс в регистр 4 и таким образом обнул ет его.

Работа устройства зака;нчиваетс при формировании на выходе 26 регисра 3 сигнала микрооперации Конец работы, который, поступа на / -вход триггера 8 пуска, устанавливает его в исходное состо ние, в результате чего генератор 9

прекращает формирование тактовых импульсов. .

В тех случа х, когда необходимо

реализовать фрагмент микропрограммы, содержащий две последовательные микрокоманды ветвлени , причем втора микрокоманда требует проверки двух логических условий одновременно , а перва - одного или двух логических условий, в предлагаемом устройстве требуетс введение пустой микрокоманды, т.е. микрокоманды с нулевой отрицательной .

частью. В тех случа х, когда микрокоманде , после которой требуетс проверка двух логических условий, предшествует линейна микрокоманда, предлагаемое устройство позвол ет

осуществить одновременную проверку двух логических условий без введени дополнительной (пустой) микрокоманды .

f/s. i

Claims

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее постоянное запоминающее устройство микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, первый мультиплексор, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с

S — входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, выходы микроопераций и немодифицируемой части адреса которого соединены соответственно с информационными входами регистра микроопераций и входами немодифицированной части адреса первого информационного входа коммутатора адреса, выход микроопераций регистра микроопераций соединен с выходом устройства, выход микрооперации Конец работы регистра микроопераций соединен с Я -входом триггера пуска, выход логических условий постоянного запоминающего устройства микрокоманд и вход логических условий устройства соединены соответственно ,с управляющим и информационными входами первого мультиплексора, отличающееся тем, что, с целью повышения быстродействия, оно содержит регистр логических условий, второй мультиплексор, первый, второй и третий элементы И, первый и второй элементы ИЛИ, причем вход кода операции устройства соединен с вторым информационным входом коммутатора адреса, первый и второй выходы генератора тактовых импульсов соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход которого соединен с входом синхронизации регистра логических условий, выход которого сое.динен с управляющим входом второго мультиплексора, вход логических условий устройства соединен с информационным входом второго мультиплек- . сора, вход которого соединен с прямым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выходы первого и второго модифицируемых разря. дов адреса постоянного запоминающего устройства микрокоманд соединены соответственно с вторым входом первого и первым входом второго элементов ИЛИ, выходы которых соединены с входами модифицированной части адреса первого информационного входа

SU „„1203525 коммутатора адреса, выход кода логических условий постоянного запоминающего устройства микрокоманд соединен с информационным входом регистра логических условий, выход метки постоянного запоминающего устройства микрокоманд соединен с вторым входом первого и инверсными входами второго и третьего элементов И, выход первого мультиплексора соединен с прямым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход микрооперации Конец команды регистра ’микроопераций соединен с управляющим входом коммутатора адреса.