SU934473A1 - Микропрограммное устройство управлени - Google Patents

Description

(5) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относитс  к вычислительной технике, в частности к проектированию процессоров с микропрограммным управлением.

Известно также микропрограммное устройство, управлени , содержащее запоминающее устройство, генератор тактовых импульсов, дешифраторы, элементы И, ИЛИ D.

Недостатком данного устройства  вл етс  то, что введение специального разр да, непосредственно соединенного со входом блокировки дешифратора элементарных микроопераций, с одной стороны ограничивает число функций использовани  (до двух) данного пол , с другой стороны приводит к неэффективному расходованию разр дов микрокомандного слова.

Наиболее близким к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, вход которого соединен с выходом адресного регистра, регист

Признака результата, блок операций, дешифратор и блок регистров, причем первый и второй выходы блока пам ти микрокоманд соединены с одноименными входами блока операций, первый выход которого соединен с третьим входом блока операций и с первым входом адресного регистра, второй вход ко- ; торого соединен с третьим выходом . блока пам ти микрокоманд, четвертый

to вход блока операций соединен с выходом регистра признака результата, первый вход которого соединен с выходом дешифратора 2j.

Недостатками известного устройст15 ва  вл ютс  низкие функциональные возможности..

Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  возможности

Claims (1)

1. К) устанавливать признак результата в любой микрокоманде микропрограммы непосредственно в микрокомандном слове . Поставленна  цель достигаетс  тем что в микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, вход которого соединен с выходом адресного регистра, регистр признака результата, блок операций , первый дешифратор и блок регистров , причем первый и второй выходы блока пам ти микрокоманд соединены с одноименными входами блока операций, первый выход которого соединен с входом блока регистров, первый выход которого соединен с третьим входом блока операций и с первым входом адресного регистра,второй вход K торого соединен с третьим выходом бл ка пам ти микрокоманд, четвертый вход блока операции соединен с выходом регистра признака результата, вый вход которого соединен с выходом первого дешифратора, дополнитель но введены второй дешифратор, элемент И, элемент ИЛИ и коммутатор, причем вход второго дешифратора соединен с четвертым выходом блока пам ти микрокоманд, первый выход второ го дешифратора соединен с управл ющи входом коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен со вторым выходом второго дешифратора, а выход - с первым входом элемента И, второй вход которого соединен со вторым выходом операцион ного блока, а выход - со вторым входом регистра признака результата, первый вход коммутатора соединен со вторым выходом блока регистров, второй вход коммутатора - с частью разр дов второго выхода ветвлени  блока пам ти микрокоманд, друга  часть разр дов которого соединена с входом первого дешифратора, выход коммутатора соединен с третьим входом регистра признака результата, а третий выход второго дешифратора соединен с п ть1м входом операционного блока. На фиг. 1 представлена функциональна  схема предлагаемого микропрограммного устройства управлени ; на фиг. 2 - блок-схема операционного блока. Устройство содержит блок 1 пам ти микрокоманд, первый, второй, третий выходы образуют соответственно: поле 2 микроопераций, поле 3 ветвлени  и адресное поле 4, четвертый выход представл ет собой поле 5, указывающее функциональное назначение использовани  пол  3 ветвлени  в текущей микрокоманде, операционный блок 6, часть разр дов 7 пол  3 ветвлени , коммутатор 8, друга  часть разр дов 9 пол  3 ветвлени , дешифратор 10, блок 11 регистров, регистр 12 адреса, дешифратор 13 с первым выходом 1, элемент ИЛИ 15, второй выход 16 дешифратора 13, третий выход 17 дешифратора 13, регистр 18 признака результата , элемент И 19, второй выход 20 операционного блока 6. Операционный блок 6 содержит первый вход 21 блока, дешифратора 22 микроопераций, первый выход 23 блока. элемент И 2, второй выход 25 блока, первую группу элементов И 2б, 7 тактовых импульсов, программ„ регистр В, четвертый вход 29 блока, второй вход 30 блока, группу регистров (среди них регистр констант, регистры адреса,регистрсчетчик циклов и т.д.), часть шин 32. -32 , вторую группу элементов И 33,нулевую шину 3, п тый вход 35 блока, третий вход 36 блока, дешифратор 37 кода операций, коммутаторы 38-38. Микропрограммное устройство управлени  работает следующим образом. Дл  выполнени  команд код опера- ции команды из регистра кода операции , расположенного в блоке 11 регистров передаетс  в регистр 12. После этого из блока 1 пам ти микрокоманд выбираетс  последовательность микрокоманд, составл юща  микропрограмму выполнени  текущей команды. Поле 2 микрооперации определ ет тип выполн емой микрокоманды, вырабатывает элементарные микрооперации и управл ет блоком 6. Поле 3 ветвлени   вл етс  многофункциональным. При необходимости ветвлени  микропрограммы во входе выполнени  команды в зависимости от режимов работы процессора или промежуточных результатов в поле 5 записываетс  нулевой код, по которому на соответствующем выходе 17 дешифратора 13 вырабатываетс  сигнал разрешени  ветвлени , поступающий в блок 6, а в поле ветвлени  3 записываетс  код ветвлени  (ненулевой), по которому блок 6 вырабатывает код дл  установки младших разр дов адресного регистра 12 перед выборкой следующей микрокоманды. Дл  использовани  пол  3 дл  других целей, например дл  формировани  5 фиксированных адресов в стандартных микропрограммных процедурах,дл  фор мировани  арифметических констант, установки счетчиков циклов и т.п., в поле 5 записываетс  соответствующ ( нулевой) код, по которому на соответствующем выходе 17 дешифратора 1 вырабатываетс  сигнал, который, в свою очередь, поступает в блок 6 и стробирует прием информации в соответствующий регистр, наход щийс  в блоке 6. Адресное поле k микрокомандного слова задает адрес следущей микрокоманды , с учетом установки младших разр дов адресного регистра 12 при наличии ветвлений. В конце операции, т.е. в последней микрокоманде, в поле записываетс  адрес некоторой микрокоманды Т отора  ссылаетс  сама на себ . При возникновении конфликтных ситуаций в процессоре, код операции следующе команды из блока 11 регистров не пе редаетс  и, тем самым, автоматическ реализуетс  режим ожидани  на задан ной микрокоманде. После разрешени  конфликтной ситуации вновь передаетс  код операции следующей команды в регистр 12, и процессор переходит на выполнение предлагаемой микропро граммы . Кроме того, в последней микрокоманде поле 3 ветвлени  свободно используетс  дл  установки признака регультата. Дл  этого, в поле 5 записываетс  код, по которому возбуждз етс  выход 16 дешифратора 13 а а части разр дов 9 пол  3 ветвлени  записываетс  код, определ ющий тип операции с точки зрени  признака результата . Например, во всех арифметических операци х с фиксированной зап той, использующих знаковую арифметику, записываетс  один код, во всех логических операци х - другой код, в операци х с плавающей зап той - третий код, в командах ввод-вывода четвертый код и т.д. срабатывает дешифратор 1 выходы которого управл ют входами регистра 18 признака результата. Каж дый выход дешифратора 10 определ ет прием в регистр 18 признака результа та соответствующего кода, поступающего через первый вход коммутатора 8 из блока 11 регистров на второй вход регистра 18 признака результата. Од3 новременно сигнал с выхода 16 дешифратора 13 поступает на второй вход элемента ИЛИ 15, и на его выходе по вл етс  сигнал, открывающий элемент И 19. Блок 6 на выходе 20 вырабатывает импульсный сигнал, который, пройд  через открытый элемент И 19, поступает на третий вход регистра 18 признака результата и стробирует прием информации в него. Если возникает необходимость уста новить признак результата путем непосредственного его задани  в микрокоманде , то в поле 5 записываетс  код, возбуждающий выход 1 j дешифратора 13. Выработанный сигнал поступает на управл ющий вход коммутатора 8 и через элемент ИЛИ 15 на первый . вход элемента И 19, открыва  последний , разреша  стробирование приема информации в регистр, 18 признака результата . Коммутатор 8 переключаетс  так, что осуществл ет подключение части разр дов 7 пол  ветвлени  3 на второй вход регистра признака результатов 18. В общем случае установка признака результата возможна в любой микрокоманде микропрограммы (а не только в последней, как в известной), при этом нельз  осуществить ветвление. Если установка регистра 18 признака результата в данной команде не требуетс , то ни в одной микрокоманде предлагаемой микропрограммы в поле 5 не записываетс  код, разрешающий стробирование приема информации в регистр 18 признака результата, т.е, не записывают коды, возбуждающие выходы 1 и 16 дешифратора 13Таким образом, установка признака результата производитс  без потерь времени одновременно с выполнением микрокоманды. Кроме того, введение второго дешифратора, элемента И, элемента ИЛИ в коммутаторе позвол ет расширить функциональные возможности устройства за счет обеспечени  возможности устанавливать признак результата в любой микрокоманде микропрограммы , реализации режима ожидани  на любой заданной микрокоманде и задани  признака результата непосред ственно в микрокомандном слове. Формула изобретени  Микропрограммное устройство управлени , содержащее бдок пам ти микрокоманд , вход которого соединен с ходом регистру адреса, регистр признака результата, операционный блок, первый дешифратор и блок регистров, причем выходы ветвлени  и микроопераций блока пам ти микрокоманд соединены с одноименными входами операционного блока, первый выход которого соединен с входом блока регистров , первый выход последнего соединен с третьим входом операционного блока и с первым входом регистра адреса , второй вход которого соединен с адресным выходом блока пам ти микрокоманд , четвертый вход операционного блока соединен с выходом регист ра признака результата, первый вход последнего - с выходом перйЪго дешифратора , отличающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обеспечени  возможности установлени  признака результата в любой микрокоманде микропрограммы непосредственно в микрокомандном слове, в него дополнительно введены второй дешифратор, элемент И, элемент ИЛИ и коммутатор, причем вход второго дешифратора соединен с четвертым выв 38 ходом блока пам ти микрокоманд, первый выход второго дешифратора соединен с управл ющим входом коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен со вторым выходом второго дешифратора, а выход - с первым входом элемента И, второй вход которого соединен со вторым выходом операционного блока, а выход - со вторым входом регистра признака результата, первый вход коммутатора соединен со вторым выходом блока регистров, второй вход коммутатора - с частью разр дов выхода ветвлени  блока пам ти микрокоманд, друга  часть разр дов выходов ветвлени  которого соединена с входом первого дешифратора, выход коммутатора соединен с третьим входом регистра признака результата, а третий выход второго дешифратора соединен с п тым входом операционного блока. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 291201, кл. G 06 F 9/22, 19б9. 2, Авторское свидетельство СССР ff «56271, кл. G 06 F 9/22, 1973 (прототип).