SU964639A1 - Микропрограммное устройство управлени - Google Patents

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение отнсхгитс  к вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах. Известен микропрограммный процессор который содержит посто нную пам ть, блок управлени , регистр микрокоманд и дешифратор l . Недостатком данного устройства  вп :етс  низка  производительность, которай обусловлена возможностью только последовательного вьшолнени  микропрограмм. Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту  вл етс  микротпрограммный процессор, который содержит микропрограммное управл ющее устройство и операционный блок. Микропрограммное управл к цее устройстве этого процессора состоит из посто нной пам ти блока управлени , выход которого соединен с первым входом элемента И и регис pa микрокоманд, первый выход которого подключен к входу дешифратора 2 . Недостатком известного устройства  вл етс  низка  производительность, котора  обусловлена невозможностью реализации параллельных микропрограмм, т.е. реализахши режима мультипрограммировани ., Цель изобретени  состоит в повьппении Производительности устройства за счет организации режима мультипрограммировани  дл  двух микропрограмм. Поставленна  цель постигаетс  тем, что микропрограммное устройство управлени , содержащее блок пам ти, блок управлени , первый выход которого соединен с первым входом первого элемента И, первый регистр микрокоманд, первый информационный выход которого подключен к входу первого дешифратора, выход которого соединен с первыми входами элементов И первой группы, дополнительно содержит второй регистр микрокоманд , второй дешифратор, п ть групп элементов И, три группы элементов ИЛИ и ИЛИ, причем выходы элементов ИЛИ первой группы nojfiwiroHeHbi к адресным входам блока пам ти, информационные выходы которого подключены к первым входам элементов И второй и третьей групп, которых подключены к входам элементов; ИЛИ второй и третьей групп соответственно, выходы которых подключены к информационным входам первого и второго регистров микрокоманд соответственно, первый информационный выход второго регистра микрокоманд подключен к входу второго дешифратора , выход которого подключен к первым входам элементов И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым входам элементов И первой и четвертой групп соответственно , выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И п той группы, выходы которых подключена к входам элемента ИЛИ и к инверсным входам соответствующих элементов И шестой группы, пр мые входы которых подключены к соответствующим выходам элементов И четвертой группы, а выходы - к соответствующим вторым входам элементов И третьей группы и к первым входам элементов ИЛИ первой группы, к соответстЕгующим вторым входам которых подключены выходы элементов И первой группы и вторые входы соответствуюртех элементов И .второй группы, выход элемента ИЛИ подключей к первому входу блока управлени  второй вход которого  вл етс  входом тактовых импульсов устройства и подключен к второму входу элемента И и к управл ющему входу второго регистра микрсжоманд , выход элемента И подключен к управл к дему входу первого регистра микрокоманд.

Блок управлени  содержит два элемента задержки, два элемента И и два триггерац причем второй вход блока подключен к первым входам первого и .второго элементов И, выходы которых подключены соответственно к нулевым входам перього и второго триггеров, единичные входы которых соединены с первым входом блока, пр мой выход первого триггера чер)ез первый элемитт задержки соединен с вторым входом первого элемента И, а инверсный выход через второй элемент задержки - с вторым входом второго

элемента И, третий вход которого подключен к пр мому выходу второго триггера , инверсный выход которого  вл етс  выходом блока. .

На чертеже приведена функциональна  схема предлагаемого устройства.

Устро.йство содержит вход 1 тактовых импульсов, блок 2 управлени , содержащий первый вход 3, элемент 4 задержки, элемент И 5, триггер 6, элемент 7 задержки , элемент И 8, триггер 9, выход 10 и второй вход 11, элемент И 12, группу элементов ИЛИ 13, регистр 14 микрокоманд, содержащий пол  15 и 16, младших и старших разр дов, дешифратор 17, группу элементов И 18, группу элементов ИЛИ 19, блок 20 пам ти, содержащий дешифраторы 21 vi большие интегральные схемы 22 .пам ти, группу элементов И 23, группу элементов И 24, группу элементов И 25, элемент ИЛИ 26, группу элементов ИЛИ 27, регистр 28 микрокоманд, содержащий пол  29 и ЗО, младших разр дов и старших паз р дов , дешифратор 31 группу элементов И 32, группу элементов И 33. Устройство может функционировать в двух режимах: последовательной реализации микропрограмм и мультимикропрограммировани .

В режиме последовательной реализации в каждом рабочем такте устройство может реализовать только одну микрокоманду , в режиме мультимикропрограммировани  параллельно реализуютс  две (в рассматриваемом случае) или более микрокоманды.

Устройство работает следующим образом .

Claims (2)

1. В режиме мультимикропрограммировани   происходит параллельна  реализаци  двух микропрограмм (основной и параллельной ). Адрес очередной микрокоманды основной (параллельной) ущкропрограммы хранитс  в регастре 14 (28), а триггеры 6 и 9 блока 2 управлени  наход тс  в нулевом состо нии. По очередному тактовому импульсу с входа 1 устройства срабатывает элемент И 12 и своим выходным сигналом разрешает считывание информавдш с регистра 14. Одновременно по этому же тактовому импульсу происходит считывание очередной микрокоманды параллельной микропрограммы с выходов регистра 28 микрокоманд. При этом с выхода операционного пол  регистра 14 (28) считываютс  и-Передаютс  на объекты управлени , например, операционные блоки (не показаны), коды выполн емых микроопераций, с выходов пол  6 (28) считываетс  код номера БИС 22пам ти в блоке 20 Пам ти, который поступает н вход денгафратора 17 (31). Одновременн код номера  чейки в БИС 22 пам ти считываетс  с выходов пол  15 (29) регистра 14 (28) и поступает на входы группы элементов И 18 (32). Сигналом с выхода доогафратора 17, соответствующего номеру БИС 22, в котором хран тс  очередна  микрокоманда основной микропрограммы, открываютс  соответствующие элементы И 1й и пи ко адреса  чейки в БИС пам ти через соответствующие элементы ИЛИ 19 и дешифратор 21 адреса считываетс  код микрокоманды очередной микропрограммы. Одновременно Аналогичным образом срабатывают соответствующие элементы И 32, которые передаюткод адреса  чейки, в которой записан код очередной микрокоманды параллельной микропрограммы, и обращаютс  к разным ЬИС 22 бло1Ка 2О, а сигналы с одноименных выходов дешифраторов 17 и 31 отсутствуют. Поэтому ни один из элементов И 25 не срабаты (вает 9 следовательно, элетленты И 32 пропускают код адреса  чейки с очередной микрокомандой параллельной микропрограьлмы , выбор которой происходит аналогично дл  основной микропрограммы При считывании информации с выходов блока 2О открываютс  соответствующие группы элементов И 23 и 24 и через элементы ИЛИ 13 и 27 осуществл етс  запись кодов микрокоманд основной и параллельной микропрограмм в регистры 14 и 28 соответственно. В слунае обращени  обоих микропрограмм к одной и то же БИС пам ти в блоке 2О срабатывает один из элементов И 25 и запрещает передачу адреса очередной микрокоманды параллельной микропрограммы через элементы И 33, а также через элемент ИЛИ 2Q подает сигналы на вход 11 блока 2 управлени . По этому сигналу триггера 6 к 9 устанавливак -с  в одиночное состо ние . Триггер 9 запрещает подачу тактовых импульсов с входа 1 через элемент И 12 на вход считывани  регистра 14 микрокоманд . По очередному тактовому импуль су произойдет считьюание микрокоманды параллельной микропрограммы с регистра 28 и выборка очередной микрокоманды этой же микропрограммы из блока 2О. По этому тактовому изменению состо ни  триггеров 6 и 9 блока 2 упррвлешш не происходит из-за наличи  элементов 4 и 7. По следующему тактовому импульсу срабатьгоают элементы И 5 и 8 блока 2 управлени , устанавливают триггеры 6 и 9 в нулевое состо ние. Сигналом с нулевого выхода триггера 9 разрешаетс  поступление сигнала на вход считывани  регистра 14, и далее устройство функционирует аналогично. Формула изобретени  1. Микропрограммное устройство управлени , содержащее блок пам ти, блок управлени , первый выход которого соединен с первым входом первого элемента И, пе1:шый регистр микрокоманд, первый информационный выход которого подключен к входу первого дещифратора, выход , которого соединен с первыми входами элемедиюБ И первой группы, о т л и ч а ю щ е е с   тем, что, с целью повышени  производительности за счет реапиэадии режима мультимикропрограммировани , оно дополнительно содержит второй |5егистр микрокоманд, второй дешифратор , п ть групп элементов И, три группы элеменхов ИЛИ и элемент ИЛИ, причем выходв элементов ИЛИ первой группы подключены к адресным входам блока пам ти, информационные выходы которого подключены к первым входам элементов И второй и третьей групп, выходы котоIH IX подалючены к входам элементов ИЛИ втсфой и третьей групп соответстB aso , выходы которых подключены к информационным входам первого tf второго регистров микрокоманд соответственно, первый внфо н ационный выход второго рагнстра микрокоманд подключен к входу второго дещифратора, выход которого подключен к первым входам элементов И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым входам элеметгтов И первой и четвертой групп соответственно, выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И п той группы, вьцсоды которых подключены к входам элемента ИЛИ и к инверсным входам соответствующих элементов И шестой группы, пр мые входы которых подключены к соответствую.шим выходам элементов И четвертой группы, а выходы к соответствующим вторым входам элементов И третьей группы и к первым

   входам элементов ИЛИ первой группы, к соответствующим вторым входам которых подключены выходы элементов И первой группы и вторые соответствующих элеметхэв И второй группы, выход элеMsirra ИЛИ подключен к первому входу блока управлени , второй вход которого  вл етс  входом тактовых импульсов устройства и подключен к второму входу элемента И и к управл ютетлу входу втораго регистра мшфокома д, выход элемента И подключен к управл ющему входу первого регистра микрокоманд.
2. 2. Устройство по п. 1, о т л и ч а ю щ в е с   тем, что;, блок управлсанЕ  содержит два элемента задержки, два элемента И и два триггера, причем второй вход блока подключ ен к первым входам первого и второго элементов И, выходы которых подключены соответственно к нулевым входам первого и втррого триггеров , единичные входы которых соединены с первым входом блока, пр мой выход первого триггера через первый элемент задержки соединен с вторым входом первого элемента И, а инверсный выход через второй задержки с вторым входом второго элемента И, третий вход которого подключен к пр мому выходу второго триггера, инверсный выход которого  вл етс  выходом блока.

   Источники информашш, прин тые во внимание при экспертизе

   1.Патент Великобритании

   З 1398367, кл. ( 4 А, опублик. 1975.

   2.Авторское свидетельство СССР № 71777.4 кл. С| Об F 15/ОО. 1977.