SU924707A1

SU924707A1 - Микропрограммное устройство управлени

Info

Publication number: SU924707A1
Application number: SU792759210A
Authority: SU
Inventors: Вячеслав Платонович Денисенко; Александр Дмитриевич Козачковский
Original assignee: Предприятие П/Я А-3361
Priority date: 1979-03-13
Filing date: 1979-03-13
Publication date: 1982-04-30

Description

Изобретение относитс к вычислительной технике и может быть использовано при построении электронных цифровых вычислительных машин (ЭЦВМ). Применение предлагаемого устройства целесообразно при разработке специализированных ЭЦВМ, а также универсальных ЭЦВМ, нспользуеГЧЫХ в качестве блока управлени в составе приборов и информационно-измерительных систем.

В процессе отработки операций внутри ЭЦВМ часто возникает необходимость проверки состо ни ее внутренних узлов иосуществлени пере-дачи управлени согласно результатам этой проверки. В микропрограммных устройствах управлени (МУУ) эта з 1дача сводитс к модификации адреса .микрокоманды, котора должна быть считана из МЗЦ на следующем такте дл выполнени операций, соответствующих типу выполн емой команды и внутреннему состо нию ЭЦВМ в Текущий момент времени.

Из вестно устройство управлени ЭЦВМ, содержащее регистр комйнд, мультиплексор, дешифраторы, регистр микрокоманд, регистр адреса микрокоманд , элементы И, ИЛИ, регистр сигналов состо ни ЭЦВМ.

Недостаток устройства - его сложность.

Игп-1более близким по технической сущности к предлагаемому вл етс устройство управлени , содержащее . регистр команд, дешифратор команд, шифратор микропрограммных переходов,

10 мультиплексор микропрограммных переходов , элементы ИЛИ, регистр микрокоманд , регистр адреса микрокоманд, запоминающий блок и регистр ;сигналоп состо ни 2.

15

Недостаток устройства заключаетс в большом количестве оборудовани .

Цель изобретени - упрощение устройства .

Поставленна цель достигаетс

20 тем, что микропрограммное устройство управлени , содержащее регистр команд , регистр адреса микрокоманд, запоминающий блок, регистр внешних сигналов, регистр микрокоманд, вход

25 которого соединен с информационным выходом запоминающего блока, адресный вход которого соединен с выходом регистра адреса микрокоманд, дополнительно содержит коммутатор, первый

30 второй и третий информационные входн

которого соединены соответственно с выходом регистра внешних сигналов выходом регистра команд и первой группой разр дных выходов регистра микрокоманд, втора группа разр дных выходов которого соединена с управл гощим входом коммутатора, выход которого соединен с первым информационным входом регистра адреса микрокоманд , второй информационный вход которого соединен с третьей группой разр дных выходов регистра микрокоманд , четверта группа разр дных выходов которого вл етс управл ющим выходом устройства.

На чертеже приведена структурна схема Микропрограммного устройства управлени .

Устройство содержит регистр 1 команд, коммутатор 2, регистр 3 адреса микрокоманд, регистр 4 микрокоманд , запоминающими блок 5, регистр

6внешних сигналов, управл ющий вход

7коммутатора 2, управл ющий выход

8устройства.

Устройство работает в трех режимах - исполнени , анализа и безусловного перехода.«

В режиме исполнени сигналами на вход 7 коммутатора 2 разрешаетс передача содержимого регистра 1 в регистр 3. По содержимому регистра 3 из блока 5 считываетс микрокоманда, еще делающа микрооперации на вы- , ходе 8.При выполнении анализа винты раннего состо ни ЭУВМ (по содержимому реч:истра 6) и условного перехода сигналами по входу 7 коммутатора 2 блокируетс поступление в регистр 3 содержимого регистра 1, С соответствующей группы разр дных выходов регистра. 4 на вход коммутатора 2 подаютс сигналы, определ ющие один из разр дов регистраб, состо ние которого анализируетс . В зависимости от наличи или отсутстви -анализируемого услови соответствующий разр д регистра 3 устанавливаетс в то или иное состо ние, т.е. в микропрограмме происходит переход по условию. При этом содержимое старших разр дов регистра 3 задаетс с соответствующего выхода регистра 4

При выполнении безусловного перехода сигналами по входу 7 коммутатора 2 блокируетс поступление информации с регистров 1 и 6, значение старших разр дов регистра 3 задаетс непосредственно с регистра 4, а значени младших разр дов однозначно задаютс с регистра 4 через соответствующий информационный вход коммутатора 2, который в данном случае настроен.соответствующим образом.

Таким образом, устройство обеспечивает выполнение микропрограммы в регистрах исполнени , анализа, т.е. условного перехода и безусловн-ого перехода, однако, в отличие от прототипа , имеет меньший объем оборудовани .

Claims

1.Патент США 3956735, кл, .340-172, 5, 1976.

2.Патент США 3900835,

кл. 340-172, 5, 1975 (прототип),