SU744572A1 - Микропрограммное устройство управлени - Google Patents

Description

1

Изобретение относитс  к рычислительной технике и может быть использовано в микропрограммных процессорах ЦВМ.

Известны микропрограммные устройства управлени , содержащие пам ть микрокоманд, дешифраторы, генератор тактирующих импульсов 1.

Недостатком устройства  вл етс  невозможность вьшолнени  операции переписи содержимого пам ти микрокоманд в оперативную пам ть .

Наиболее близким по технической сущности к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее блок пам ти , генератор тактовьрс импульсов, регистр, деишфраторы, логические схемы И и ИЛИ 2.

Недостатком устройства  вл етс  невозможность использовани  его дл  выполнени  переписи содержимого пам ти микрокоманд в оперативную пам ть, так как оно работает по одному циклу. Цикл работы устройства должен быть различным в зависимости от того, выбрана ли в данном цикле микрокоманда, подлежаща  обработке (обычный цикл), или микрокоманда , подлежаща  переписи в оперативную пам ть. сли в цикле выбрана микрокоманда дл  переткж в Оперативную пам ть, то в отличие от обычного цикла необходимо запретить все действи  во выбранной микрокоманде и сформировать адрес перехода на продолжение микропрограммы переписи.

Цель изобретени  - расширение функциональньк возможностей за счет осуществлени  переписи содержимого пам ти микрокоманд в оперативную пам ть.

Эта цель достигаетс  тем, что в устройство, содержащее генератор тактирующих импульсов, выход KOTopofo соединен с первым входом дешифратора выборки, второй вход которого соединен с выходом регистра адреса, а выход со входом блока пам ти, выход которого соединен со входом регистра мшсрокоманд,перва  и втора  группы выходов регистра микрокоманд соединены с первой и второй группами входов блока формировани  адреса микрокоманды соответственно, треть  группа выходов регистра микрокоманд соединена с первой группой входов дешифратора микроопераций, четвертый.

выход регистра микрокоманд соединен с первым выходом устройства, треть  группа входо блока формировани  адреса микрокоманды 6о ,единена с группой входов устройства, введены группа элементов И, грзттпа элементов ИЛИ, триггер и элемент задержки, причем вход элемента задержки соединен с первым выходом дешифратора микроопераций, втора  группа выходов которого соединена со второй группой выходов устройства, выход элемента задержки соединен со входом триггера, единичный выход триггера соединен с первыми входами элементов ИЛИ группы и с третьим выходом устройства , вторые входы элементов ИЛИ группы соединены с выходом блока формировани  адреса микрокоманды, а выходы - со входами cxapumx разр дов регистра адреса, нулевой выход триггера соединен со вторьпй входом дешифратора микроопераций и с первыми входами элементов И группы, вторые входы которых соединены с выходами блока формировани  адреса микрокоманды, а выходы - со входами младших разр дов регистра адреса.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - часть микропрограммы, выполн ющей перепись содержимого пам ти микрокоманд в оперативную пам ть.

Микропрограммное устройство утфавпени  содержит блок 1 пам ти (пам ть микроко манд), регистр 2 адреса, дешифратор 3 выборки , регистр 4 микрокоманд, генератор 5 тактовых импульсов, блок 6 формировани  кода адреса микрокоманды, группу элементов 7 ИЛИ группу элементов 8 И, дешифратор 9 микроопераций , элемент Ш задержки, триггер II, вход 12, выходы 13 и 14.

Длина микрокоманды разделена на разр ды управлени  а, которые определ ют каким образом должен формироватьс  адрес следующей микрокоманды, адресную часть Ь, котора  используетс  дл  формировани  адреса следующей микрокоманды и операционную часть с, котора  задает набор микроопераций. Нулевой код в операционной части означает отсутствие микроопераций.

Работа устройства в пределах цикла различна , в зависимости от того, выбрана ли на регистр 4 микрокоманд, микрокоманда подлежаща  переписи в оперативную пам ть или нет.

При выборке микрокоманды, не подлежащей переписи в оперативную пам ть, устройство работает следующим образом.

По сигналу, поступающему из генератора 5 тактовых импульсов на дешифратор 3 выборки , из пам та микрокоманд 1, считьюаетс  микрокоманда по адресу, сформированному в предыдущем цикле на регистре 2 адреса. Считанна  микрокоманда принимаетс  на регистр 4 микрокоманд.

. Операционна  часть микрокоманды подаетс  на дешифратор 9 микроопераций. Триггер 11 установлен в нулевое состо ние -и потенциал, поступающий с нулевого плеча триггера на деашфратор 9, разрещает дешифрацию операционной части микрокоманды и вьщачу микроопераций ..

Разр ды управлени  а, поступающие из резистора микрокоманд 4 на блок 6, определ ют каким образом должен сформироватьс  код адреса следующей микрокоманды. Код адреса формируетс  по значению адресной части микрокоманды Ь,поступающей с регистра 4, или по значению одного из регистров ветвлени .

Коды из регистров ветвлени  поступают по входу 12.

Регистр 2 адреса микрокоманд условно разбит на две группы разр дов А и В, на входы которых сто т группы логических элементов 7 ИЛИ и 8 И.

Код адреса, сформированный блоком 6, подаетс  на первые входы элементов 7 и 8,

На вторые входы элементов 7 заведен единичный выход триггера 11, а на вторые входы элементов 8 - нулевой выход триггера 11. Так как триггер 11 находитс  в нулевом состо нии , то код адреса, сформированный блоком 6, заноситс  через элементы 7 и 8 в регистр 2 адреса..

Выход регистра 2 адреса подаетс  на вход дешифратора 3 выборки. Генератор 5 тактовых импульсов вьщает очередной сигнал выборки и цикл повтор етс  снова.

Дл  разбора работы микропрограммного устройства управлени  во врем  выборки микрокоманды , подлежащей переписи в оперативную пам ть, рассмотрим алгоритм микропрограммы переписи содержимого пам ти микрокоманд в оперативную пам ть.

Микропрограмма переписи состоит микрокоманд и за один цикл микропрограммы происходит перепись одной микрокоманды.

На фиг. 2 представлена часть микропрограммы переписи, где происходит выборка из пам ти микрокоманд микрокоманды, подлежащей переписи.

Микрокоманда п читает текущее значение адреса пам ти ми1 рокоманд из  чейки местной . пам ти и помещает его на сумматор. Микрокоманда п+ йвл етс  микрокомандой, котора  формирует адрес микрокоманды по значению младших разр дов .сумматора. То есть микрокоманда п+2 выбираетс  по текущему значению адреса пам ти микрокоманд и  вл етс  микрокомандой подлежащей переписи. В микрокоманде п+1 записана микроопераци  (обозначенна  М01), котора  воздействует на устройство микропрограммного управлени  таким образом , что запрещаетс  действие по кодам микро команды п+2 и выполн етс  переход на микрокоманду п+3. Код микрокоманды п+2 помещаетс  в один из информационных регистров и затем защсываетс  в оперативную пам ть.

Микропрограммное устройство управлени , во врем  выполнени  указанного участка микропрограммы , работает следующим образом.

После выборки микрокоманды п+1 и установки ее на регистре 4 микрокоманд, разр ды управлени  а поступают на блок 6 и обеспечивают формирование кода адреса по содержимому сумматора. Содержимое сумматора поступает по входам 12.

Триггер 11 в нулевом состо нии разрещает занесение кода адреса из блока 6 через злементы 7 и 8 в регистр 2 адреса.

Генератор 5 тактовых импульсов выдает сигнал выборки и начинаетс  считывание микрокоманды п+2.

Операционна  часть микрокоманды п+1 поступает на дешифратор 9, где расшифровываетс  и вьщаетс  в виде микроопераций.

Микроопераци  М01, через элемент 10 задержки , устанавливает в единичное состо йие триггер И. Элемент 10 задержки подбираетс  таким образом, чтобы триггер 11 устанавливалс  к моменту установки на регистре 4 кода микрокоманды п+2.

Единичное плечо триггера 11 поступает на элементы 7 и обеспечивает установку в единичное значение группы старших разр дов А регистра 2 адреса.

Нулевое плечо триггера 11 поступает на элементы 8 и обеспечивает занесение в младшие разр ды В регистра 2 нулевого кода. Таким образом в регистре 2 формируетс  фиксированный адрес микрокоманды п+3. Нулевое плечо триггера 11 поступает также на дешифратор 9, запреща  дешифрацию операционной части микрокоманды п+2.

Код микрокоманды п+2 поступает по выходу 13 на вход одного из информационных регистров процессора. Единичный выход триггера 11 по выходу 14 также подаетс  на вход информационного регистра,- обеспечива  занесение в него кода микрокоманды п+2.

Триггер 11 динамический. К моменту установки на регистре 4 микрокоманды п+3 он сбрасьшаетс  в нулевое состо ние В следующем цикле устройство микропрограммного управлени  работает обычным образом.

Применение предлагаемого микропрограммнго устройства управлени  в микропрограммных

процессорах ЦВМ позвол ет значительно расишрить функциональные возможности процессора.

Claims (2)

1.Авторское свидетельство СССР №264783, от. G 06 F 9/14, 1968.

2.Авторское свидетельство СССР N 291201, кл. G 06 F 9/16, 1969 (прототип).