SU955061A1 - Микропрограммное устройство управлени - Google Patents

Description

(S) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относитс  к вычислительной технике и может быть, использовано при построении микропрограм;мных процессоров.

Известен микропрограммный процессор , содержащий блок управлени , операционный блок, регистры адреса и микрокоманд, дешифратор ветвлений, элемент И и посто нную пам ть ,

Однако данному устройству присуще низкое быстродействие из-за длительной реализации формировани  адресов микрокоманд ветвлений.

Наиболее близким к предлагаемому по технической сущности и достигав- j мому эффекту  вл етс  устройство, содержащее регистры адреса и микрокоманд , два элемента И, операционный блок, блок ветвлени , посто нную, пам ть и блок управлени , первый вы- 20 ход которого подключен к первому входу первого элемента И, второй вход которого соединен с первым вы .ходом регистра микрокоманд, а выход - с первым входом регистра адреса , второй вход которого через второй элемент И подключен к первому выходу блока ветвлений, первый и второй выходы регистра адреса соединены соответственно с первым и вторым входами посто нной пам ти, выход которой подключен к первому входу регистра микрокоманд, второй выход которого через операционный блок подключен ко второму входу блока ветвлений 2j

Claims (2)

1. Недостатком указанного устройст- ва  вл етс  низкое быстродействие обусловленное тем, что рабочий такт устройства (врем  между считыванием двух последовательных микрокоманд) одинаково как при реализации линейных последовательностей микрокоманд, так и микрокоманд ветвлени , и подраздел етс  на три синхроимпульса, циклически выдаваемых блоком управлени  устройства. Однако реализаци  линейных микрокоманд может осуществл тьс  в течение более короткого такта, поскольку в этом слунае не требуетс  проверка значений сигналов логических условий, поступающих с выхода операционного блока, а также формирование на их основе адреса очередной микрокоманды, как в случае реализации микрокоманд ветвлени . Таким образом, отсутствие в данном устройстве элементов и средств управлени  рабочим тактом приводит к существенному снижению общего быстродействи  устройства. Цель изобретени  - повышение быстродействи  микропрограммного устройства управлени . Поставленна  цель достигаетс  тем, что микропрограммное устройство управлени , содержащее регистры адреса и микрокоманд, два элемента И, блок ветвлений, блок пам ти , последовательно соединенные счетчик и шифратор, причем счетный вход счетчика соединен со входом та товых импульсов устройства,.первый выход шифратора подключен к первому входу первого элемента И, второй вхо которого соединен с первым выходом регистра микрокоманд,,а &ыход первого элемента И подключен к первому входу регистра адреса, второй вход которого через второй элемент И подключен к первому выходу блока ветвле ний, первый и второй выходы регистра адреса соединены соответственно с пе вым и вторым адресными входами блока пам ти, выход которого подключен к информационному входу регистра микро команд, второй вход которого подключен к первому входу блока ветвлений управл ющий вход которого подключен к входу устройства, третий выход регистра микрокоманд  вл етс  информационным выходом устройства, дополнительно содержит элемента И два элемента ИЛИ, элемент задержки и триггер задани  режима, единичный вход которого соединен со вторым выходом блока ветвлений, нулевой вход через элемент задержки со входом сброса счетчика и выходом третьего элемента И, .первый вход которого под ключен к единичному выходу триггера задани  режима и первым входом четвертого и п того элемента И, выход четвертого элемента И через первый элемент ИЛИ подключен ко второму входу второго элемента И, второй вхо первого элемента ИЛИ соединен со вто рым выходом шифратора и первым входом шестого элемента И, второй вход которого подключен к нулевому выходу триггера задани  режима, выход шестого элемента И соединен с первым входом второго элемента ИЛИ, ко второму входу которого подключен выход п того элемента И, выход второго элемента ИЛИ подключен к управл ющему выходу устройства, третий выход шифратора соединен со вторыми входами третьего и п того элементов И, первый выход шифратора подключен ко второму входу четвертого элемента И и управл ющему входу регистра микрокоманд. Блок ветвлений содержит элемент И и шифратор, выход которого подключен к первому выходу блока, информационный вход шифратора  вл етс  первым входом блока и подключен ко входам элемента И, выход которого подключен ко второму выходу блока, управл ющий вход шифратора подключен ко второму входу блока. Управление рабочим тактом ведут в. зависимости от типа микрокоманды: микрокоманды линейной последовательности реализуютс  за два (короткий рабочий такт), а микрокоманды ветвлени  - за три (длинный рабочи .й такт) тактовых импульса. Введение триггера задани  режима позвол ет задавать в каждом рабочем такте информацию о его длительности: короткий или длинный такт. На фиг. 1 приведена функциональна  схема предлагаемого устройства управлени ; на фиг. 2 - функциональна  схема блока ветвлений; на фиг.З функциональна  схема операционного блока. Устройство содержит регистр 1 микрокоманд с полем 2 адреса, полем 3 ветвлени  и полем k операций, операционный блок 5 блок 6 ветвлений, вход 7 тактовых импульсов, блок 8 управлени , содержащий счетчик 9, шифратор 10, первый 11, третий 12 и второй 13 выходы блока 8, элемент И 1, элемент ИЛИ 15 элементы И 16 и 17 вход 18 (старшие разр ды) и вход 19 (младшие разр ды) регистра 20 адреса, блок 21 пам ти, элемент 22 заДержки, триггер 23, элементы И 24-2б и элемент ИЛИ 27. Блок 6 ветвлений (фиг. 2) содержит шифратор 28, предназначенный дл  выработки наполнительного адреса очередной микрокоманды (эдреса схемы большой интеграции в пам ти 21) на основании информации, содержащейс в младших разр дах адреса очередной микрокоманды (поле 3 регистра 1) и сигналов логических условий (признаков результата), поступающих с выхода операционного блока 5, и элемент И 29 предназначенный дл  формировани  признака выполнени  микрокоманды . Операционный блок 5 (фиг. З содержит преобразователь 30 кодов, сумматор 31 и блок 32 регистров. На фиг. 3 приведена функциональна  схема блока 5 и подключение его к св занным с ним регистром 1, с выхода пол  k которого на первый вход блока 5 поступают сигналы микроопераций, элементом ИЛИ 27, выход которого подключен ко второму входу блока 5 и блоком 6 ветвлений, второй вход которого соединен с выходом операцио ного блока. Предлагаемое устройство работает следующим образом. В исходном состо нии в регистре 1 записан адрес очередной микрокоманды , триггер 23 и регистр 20 установлены в нулевое состо ние. По импульсу с первого выхода 11 блока управлени  старшие разр ды адреса очередной микрокоманды через элемент И 16 записываютс  в поле 18 регистра 20. При этом-осуществл етс  выбор  чейки в схемах большой интеграции блока 21 пам ти. Триггер 23 задает режим работы ус тройства. В единичном состо нии три гера 23 реализуютс  микрокоманды линейных последовательностей, когда, рабочий такт состоит из двух тактовых импульсов блока 8 управлени . Нулевое состо ние триггера 23 задает режим реализации-микрокоманд ветвлений , выполнение которых сопр жено с проверкой значений сигналов логических условий и модификаций в . се зи с младшим разр дом адреса очередной микрокоманды. Через .Элемент И 17 код младших разр дов адреса микрокоманды с выхода шифратора 28 записываетс  в поле 19 регистра 20, и осуществл ет выбор блока (схемы большой интеграции) в пам ти 21, с выхода которой код микрокоманды записываетс  в регистр 1. По второму импульсу с выхода 13 блока 8 управлени  срабатывает элемент И 25, который через элемент ИЛИ 27 производит установку в исходное состо ние регистров операционного блока 5. Кроме того, одновременно открываетс  элемент И , который устанавливает в исходное состо ние триггер 23 и блок 8 управлени . Устройство переходит к реализации очередного рабочего -такта. Если реализуема  микрокоманда  вл етс  микрокомандой ветвлени , то сигнал на втором выходе блока 6 отсутствует и триггер 23 остаетс  в нулевом состо нии . По второму импульсу с выхода 13 блока 8 управлени  состо ние управл ющей части схемы не измен етс . Однако за истекающий промежуток времени операционный блок 5 вырабатывает устанавливает на втором входе блока 6 услови  ветвлени , которые модифицируют код младших разр дов адреса очередной микрокоманды. По импульсу с выхода 12 блока управлени  через элемент ИЛИ 15 срабатывает элемент И 17 который передает модифицированный код младших разр дов в регистр 20. Кроме того, с выхода пол  регистра 1 микрокоманд в операционный блок 5 поступают сигналы микроопера-. ций ас выхода пол  3 регистра 1 код младших разр дов адреса передаетс  в дешифратор .ветвлений. Если реализуема  микрокоманда не предполагает возможности ветвлени , то на втором выходе блока 6 по вл етс  сигнал, который устанавливает триггер 23 в единичное состо ние. Последний открывает элемент И Т и и 17. Далее работа устройства повтор етс  аналогично описанному выше. Таким образом, введение указанных новых элементов и св зей позвол ет существенно повысить общее быстродействие устройства, которое дл  микропрограммы , состо щей из микрокоманд (0,2 из которых  вл ютс  микрокомандами ветвлени ), с учетом того, что микрокоманды ветвлени  реализуютс  за врем  . линейные - за 2tg определ етс  выражением : Т 2, 2toN Повышение быстродействи , достигаемое в предлагаемом устройстве, составл ет .36pa.3a. Использование предлагаемого устройства в ЭВМ позволит повысить их общую производительность и быстродействие . Формула изобретени  1. Микропрограммное устройство управлени , содержащее регистры адре са и микрокоманд, два элемента И, блок ветвлений,, блок пам ти, последовательно соединенные счетчик и шифратор, причем счетный вход счетчика соединен со входом тактовых импульсов устройства, первый выход шиф ратора подключен к первому входу пер вого элемента И, второй вход которого соединен с первым выходом регистра микрокоманд, а выход первого элемента И подключен к первому входу ре гистра адреса, второй вход которого через второй элемент И подключен к первому выходу блока ветвлений, первый и второй выходы регистра адреса соединены соответственно с первым и вторым адресными входами блока пам ти , выход которого подключен к инфор мационному входу регистра микрокоман второй выход которого подключен к первому входу блока ветвлений, управл ющий вход которого подключен ко входу устройства, третий выход ре гистра микрокоманд  вл етс  информационным выходом .устройства, о т л и ч а-ю щ е е с   тем, что, с целью повышени  быстродействи , он дополнительно содержит четыре элемента И, два элемента ИЛИ, элемент задержки и триггер задани  режима, единичный вход которого соединен с вторым выходом блока ветвлений, нулевой вход через элемент задержки со входом сброса счетчика и выходом третьего 18 элемента И, первый вход которого подключен к единичному выходу тригге ра задани  режима и Первым входам четвертого и п того элементов И, выход четвертого элемента И через первый элемент ИЛИ подключен ко второму входу второго элемента И, второй вход первого элемента ИЛИ соединен со вторым выходом шифратора и первым входом шестого элемента И, второй вход которого подключен к нулевому выходу триггера задани  режима, выход шестого элемента И соединен с первым входом второго элемента ИЛИ, ко второму входу которого подключен выход п того элемента И, выход второго элемента ИЛИ подключен к управл ющему выходу устройства, третий выход шифратора соединен с вторыми входами третьего и п того элементов И, первый выход шифратора подключен ко второму входу четвертого элемента И и управл ющему входу регистра /микрокоманд.
2. 2. Устройство по п. 1, отличающеес  тем, что блок ветвлений содержит элемент И и .шифратор , выход которого подключен к первому выходу блока, информационный вход шифратора  вл етс  первым входом блока и подключен ко входам элемента И, выход которого подключен ко второму выходу блока, управл ющий вход шифратора подключен ко второму входу блока. . Источники информации, прин тые во внимание при экспертизе 1. Патент Великобритании № 1398367 кл. G k А, опублик. 19752 . Авторское свидетельство СССР W 717773, кл. G Об F 15/00, 1.980.

   Г

   Л

   II

   физ.2

   Г

   SM 57

   /(;

   5П