SU773624A1 - Процессор с микропрограммным управлением и динамическим ветвлением - Google Patents

Description

(54) ПРОЦЕССОР С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ И ДИНАМИЧЕСКИМ ВЕТВЛЕНИЕМ

Изобретение относитс  к вычислительной технике и может быть использовано в ЭВМ и вычислительных устройствах цифровой автоматики дл  цифровой обработки данных.

Известно устройство с микропрограммным управлением, в котором в каждой микрокоманде дл  адресации выдел етс  некоторое поле. Дл  получени  адреса следующей микрокоманды над этим полем и признаками состо ни  устройства производитс  логическа  обработка д Однако , данному устройству присуще относительно низкое быстродействие , снижение которого проиЬходит из-за того, что адрес выдаетс  з управл юдую пам ть с задержкой, равной времени логической обработки адресного пол  и признаков состо ни .

Наиболее близким техническим решением к предложенному  вл етс  процессор с микропрограммным управлением , содержащий управл ющую пам ть, состо щую из п сегментов, узел формировани  старшего адреса, регистр микрокоманд , состо щий из первой, второй и третей групп разр дов, узел выработки микроопераций, операционное устройство, блок обработки статических признаков, причем выход узла формирова ни  старшего адреса соединен с первым адресным входом

5 каждого сегмента управл ющей пам ти , выход которых соединен с информационным входом регистра микрокоманд , выход первой группы разр дов регистра микрокоманд соединен со

10 входом узла выработки микрооперации , выход которого соединен со входом операционного устройства, выход второй группы разр дов регистра микрокоманд соединен со входом узла

15 формировани  старшего адреса, а выход третьей группы разр дов регистра микрокоманд соединен с первым входом блока обработки статических признаков, ко второму входу которого подключен первый выход операционного устройства 2.

Недостатком устройства  вл етс  низкое быстродействие работы при выполнении условного ветвлени  по

25 текущим признакам состо ни  устройства .

Цель изобретени  - повышение быстродействи  устройства.

Цель достигаетс  тем, что в-из30 вестное устройство, содержащее управл ющую пам ть, состо щую из п блоко пам ти, блок формировани  старшего адреса, регистр микрокоманды, блок микропрограммного управлени , операционный блок, блок обработки статических признаков, причем выходы блоков , пам ти соединены с входом регистра микрокоманды, первый выход которого соединен со входом блока микропрограммного управлени , выход которого соединен со входом операционного блока, первый выход которого соединен с первым, входом блока обработки статических признаков , первые входы блоков пам ти соединены с выходом блока формировани  старшего адреса, вход которого соединен со вторым выходом регистра микрокоманд, третий выход которого соединен со вторым входом блока обработки статических признаков, введены группы из п коммутаторов, блок обработки динамических признаков , содержащий m коммутаторов (т ) и дешифратор, причем выходы блока обработки статических признаков соединены с первыми входами коммутаторов группы, вторые входы которых соединены с выходами Дешифратора , третьи входы коммутаторов группы соединены с четвертым выходом регистра микрокоманды, выходы коммутаторов группы соединены со вторыми входами блоков пам ти, п тый выход регистра микрокоманды соединен с первыми входами коммутаторов , вторые входы которых соеди «ены со вторым выходом операционного блока, выходы коммутаторов соединены со входами дешифратора.

На чертеже изображена блок-схема процессора.

Управл юща  пам ть 1 служит дл  хранени  рабочих микрокоманд и содержит п блоков 2 пам ти, при этом микрокоманды распредел ютс  в управл ющей пам ти 1 соответственно в ворастающем пор дке по п блокам 2 управл ющей пам ти 1 так, что m млад ших адресных разр дов управл ющей пам ти 1 определ ют номер блока 2 пам ти, где .

Блок 3 формировани  старшего адреса служит дл  формировани  старших адресных разр дов управл ющей пам ти 1. Регистр б микрокоманд служит дл  хранени  микрокоманды, считываемой из управл ющей пам ти 1 в рабочем такте, и содержит первую 7, вторую 8, третью 9, четвертую 10 и п тую 11 группы разр дов, хран щих соответствующие пол  микрокоманды . При этом, перва  группа 7 рар дов служит дл  хранени  операционного пол  микроко1манды, управл ющего блоком 12 микропрограммного управлени ; втора  группа 8 разр дов служит дл  хранени  адресного , пол  микрокоманды, используемого

блоком 14 обработки статических прунаков дл  формировани  номера блока 2 пам ти в управл квдей пам ти 1 четверта  группа разр дов 10 служит дл  хранени  пол  микрокоманды, используемого блоком 15 обработки динамических признаков дл  Формировни  номера блока пам ти 2 в управл ющей пам ти 1; п та  группа разр дов 11 служит дл  хранени  пол  микрокоманды, управл ющего группой 4 коммутаторов, блок 12 микропрограммного управлени  служит дл  выработки микроопераций, управл  адих работой операционного блока 13, выполн ющего обработку данных в процессоре .

Блок обработки статических признаков служит дл  формировани  номера блока 2 пам ти в управл кицей пам ти 1 по результатам логической обработки статических признаков состо ни  операционного блока 13, т.е. признаков, сформированных в предыдущих микрокомандах и заполненных в соответствующих регистрах состо ни  а также данных пол  микрокоманды, хран щегос  в третьей группе разр дов 9 регистра б микрокоманд.

Блок 15 обработки динамических признаков служит дл  формировани  номера блока 2 пам ти в управл ющей пам ти 1 по результату логической обработки динамических признаков состо ни  операционного блока 13, т.е. признаков, сформированных в текущей микрокоманде и не требующих запоминани  в регистре состо нй , так как условное ветвление по ним выполн етс  в текущей микрокоманде . Группа 4 ко 1мутаторов служит дл  выбора номера блока 2 управл ющей пам ти 1 из номеров, сформированных блоком 14 обработки статических признаков и блоком 15 обработки динамических признаков,

В начале каждого рабочего такта на первый адресный вход каждого из п блоков 2 управл к дей пам ти 1 поступают старшие адресные разр дыв управл ющей пам ти 1, сформированные блоком 3 формировани  старшего адреса. Таким образом выполн етс  одновременное считывание группы из п микрокоманд из п блоков 2 управл ю1ией пам ти 1.

Дл  формировани  старшего адреса блок 3.формировани  старшего адреса использует данные адресного пол  теку;11ей микрокоманды, заносимые во вторую группу 8 разр дов регистра 6 микрокоманд, а также используютс  данные из других источников (например с пульта управлени , фиксированный адрес прерываний и пр.). Параллельно с чтением группы микрокоманд по старшему адресу из управл квдей пам ти 1, операционное поле текущей микрокоманды, хран щеес 

в первой группе 7 разр дов регистра б микрокоманд вьщаетс  в блок микропрограммного управлени , который формирует микрооперации., управл ющие работой операционного блока 13. в процессе работы операционного блока 13 формируютс  признаки, отражающие различные состо щие устройства . Эти признаки подраздел ютс  на статические и динамические. В динамические признаки включаютс  такие признаки, по которым требуетс  выполн ть условное ветвление в текущей микрокоманде, в следующих микрокомандах эти признаки не используютс  и поэтому они не требуют запоминани  в регистре состо ни , исто т только в течение текущего рабочего такта.

В статические признаки включаютс  все признаки, по которьм условное ветвление будет выполн тьс  в следующих микрокомандах, поэтому их требуетс  запоминать в регистре состо ни . Статические признаки, запомненные в регистре состо ни  предыдущими микрокомандами, поступают в начале рабочего такта в блок 14 обработки статических признаков, который использу  управл ющую информацию , а также данные, поступающие из третьей группы 9 разр дов регистра 6 микрокоманды, выполн ет их логическую обработку. По результату этой логической обработки, блок 14 обработки статических признаков в конце рабочего такта формирует номер блока 2 управл ющей пам ти 1 в унитарном коде, т.е. возбужда  одну из п выходных шин, соответствующих этому номеру. Сигнал с этой возбужденной шины проходит соответствующий коммутатор 5 группы 4 коммутаторов и поступает на адресный вход Разрешени  считывани  также соответствующего блока 2 управл ющей пам ти If открыва  его и пропуска  н-з выход управл ющей пам ти 1 микрокоманду этого блока 2, чтение которой началось в начале рабочего такта одновременно с чтением параллельной группы микрокоманд во всех осталных блоках 2 управл ющей пам ти 1. С выхода управл ющей пам ти 1 прочитанна  микрокоманда заноситс  в регистр 6 микрокоманд. Так как блок 14 обработки статических признаков начинает работу в начале рабочего, тата , номер блока 2 управл ющей пам ти 1 требуетс  сформировать только к концу рабочего такта, то допустимы сложные цепи логической обработки статических признаков в этом блоке. При необходимости выполнить условное ветвление в текущей микрокоманде по динамическим признакам, эти признаки из операционного блока 13 поступают в блок 15 обработки динамических -признаков, который, без логической обработки формирует пр мо по ним номер блока 2 управл ющей пам ти 1 в унитарном коде, т.е. возбужда  одну из п выходных шин, соответствующих этому номеру. Сигнал с этой возбужденной шины проходит соответствуквдий коммутатор группы 4 коммутатора и поступает на адресный вход Разрешени  считывани  также соответствукщего блока 2 управл ющей пам ти 1, открыва  его.и

0 пропуска  на выход управл ющей пам ти 1 микрокоманду, считываемую из этого блока 2. Блок 15 обработки динамических признаков работает под управлением.специального пол  микро5 команды, хран щегос  в четвертой группе 10 разр дов регистра б микрокоманд , которое указывает по каким динамическим признакам необходимо выполнить условное ветвление в те кущей микрокоманде. Так как блок

0 15 обработки динамических признаков не выполн ет логической обработки признаков, а пр мо по ним формирует номер блока 2 управл кщей пам ти 1, то условное ветвление в теку5 щей микрокоманде можно выполн ть как по динамическим признакам, возникающим в начале текущего рабочего такта, так и практически в его конце .

0

Группа 4 коммутаторов управл етс  специальным полем микрокоманды, хран щемс  в п той группе 11 разр дов регистра 6 микрокоманд, которое указывает , что на адресный вход Раз5 решени  считывани  блоков 2 управл клцей пам ти 1 необходимо пропустить номер блока 2, cфop шpoвaнный. или блоком 14 обработки статических признаков или блоком 15 обработки динамических признаков.

0

Изобретение обеспечивает повышение быстродействи  устройства.

изобретени 

Процессор с микропрограммным управлением и динамическим ветвлением, содержащий управл ющую пам ть, состо щую из п блоков пам ти, блок формировани  старшего адреса, регистр микрокоманды, блок микропрограммного управлени , операционный блок, блок обработки статических признаков, причем выходы блоков пам ти соединены с входом регистра микрокоманды, первый выход которого соединен со входом блока микропрограммного управлени , выход которого соединен со входом операционного блока, первый выход которого соединен с операционным блоком, первый выход которого соединен с первым входом блока обработки статических признаков, первые входы блоков пам ти соединены с выходом блока

,4)О1 мировани  старшего гщреса, вход которого соединен со вторым выходом регистра микрокоманд, третий выход которого соединен со вторым входом блока обработки статических признаков , отличающийс  тем, что, с целью повышени  быстродействи  устройства в него введены группа из п коммутаторов, блок обработки динамических признаков, содержащий m коммутаторов ( п) и дешифратор, причем выходы блока обработки статических признаков соединены с первыми входами коммутаторов группы, вторые входы которых соединены с выходами дешифратора, третьи входы коммутаторов группы соединены с четвертым выходом регист ра микрокоманды, выходы комг.1утаторов группы соединены со вторыми входами блоков пам ти/ п тый выход регистра микрокоманды соединен с первыми входами коммутаторов, вторые входы которых соединены со вторым выходом операционного блока, выходы коммутаторов соединены со входами дешифратора.

Источники информации, прин тые во внимание при экспертизе

1.Патент США 3900835, кл. 340-172.5, 1975.

2.Патент ФРГ 3536622, КЛ. 42 т 9/16, 1976.

Claims (1)

1. Формула изобретения

   Процессор с микропрограммным управлением и динамическим ветвлением, содержащий управляющую память, состоящую из η блоков памяти, блок формирования старшего адреса, регистр микрокоманды, блок микропрограммного управления, операционный блок, блок обработки статических признаков, причем выходы блоков памяти соединены с входом регистра микрокоманды, первый выход которого соединен со входом блока микропрограммного управления, выход которого соединен со входом операционного блока, первый выход которого соединен с операционным блоком, первый выход которого соединен с первым входом блока обработки статических признаков, первые входы блоков памяти соединены с выходом блока .формирования старшего адреса, вход которого соединен со вторым выходом регистра микрокоманд, третий выход которого соединен со вторым входом блока обработки статических признаков, отличающийся тем, что, с целью повышения быстродействия устройства в него введены группа из η коммутаторов, блок обработки динамических признаков, содержащий m коммутаторов (ш=1од п) и дешифратор, причем выходы блока обработки статических признаков соединены с первыми входами коммутаторов группы, вторые входы которых соединены с выходами дешифратора, третьи входы коммутаторов группы со единены с четвертым выходом регист»· ра микрокоманды, выходы коммутаторов группы соединены со вторыми входами блоков памяти, пятый выход регистра микрокоманды соединен с перj выми входами коммутаторов, вторые входы которых соединены со вторым выходом операционного блока, выхо'ды коммутаторов соединены со входами дешифратора.

   1Q -