JPS638971A - 多項式ベクトル演算実行制御装置 - Google Patents
多項式ベクトル演算実行制御装置Info
- Publication number
- JPS638971A JPS638971A JP61152912A JP15291286A JPS638971A JP S638971 A JPS638971 A JP S638971A JP 61152912 A JP61152912 A JP 61152912A JP 15291286 A JP15291286 A JP 15291286A JP S638971 A JPS638971 A JP S638971A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- instruction code
- code
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 208000007514 Herpes zoster Diseases 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置【関し、特にベクトル演算装置
の多項式演算実行する場合の制御方式に関するものであ
る。
の多項式演算実行する場合の制御方式に関するものであ
る。
従来、この種のベクトル演算実行制御装置は。
第２図に示すように、一つの命令ボードレジスタ”とｒ
命令コードレジスタ１にセットされている命令コードだ
よってアドレスされる命令解析装置５と、ベクトル演算
プロセッサの命令実行開始を指示する命令実行開始指示
レジスタ６と、演算制御部７．と演算部８とから構成さ
れていた。ここに命令トは、ベクトル演算プロセッサが
実行できる演算の最小単位で１例えば加算、減算２乗算
等である。命令は数ピントの命令コードで定義され。
命令コードレジスタ１にセットされている命令コードだ
よってアドレスされる命令解析装置５と、ベクトル演算
プロセッサの命令実行開始を指示する命令実行開始指示
レジスタ６と、演算制御部７．と演算部８とから構成さ
れていた。ここに命令トは、ベクトル演算プロセッサが
実行できる演算の最小単位で１例えば加算、減算２乗算
等である。命令は数ピントの命令コードで定義され。
命令コードによってベクトル演算プロセッサがどう動く
かという情報が命令解析装置５に記鎌されている。
かという情報が命令解析装置５に記鎌されている。
中央処理装置（図示せず）が命令コードレジスタｌに命
令コードをセットすることによって、同時に命令実行開
始指示レジスタ６もセットされ。
令コードをセットすることによって、同時に命令実行開
始指示レジスタ６もセットされ。
ベクトル演算プロセッサはその命令コードによって命令
解析装置５で命令を解読し、その命令に対する演算動作
を開始するようになっていた。
解析装置５で命令を解読し、その命令に対する演算動作
を開始するようになっていた。
上述した従来のベクトル命令実行制御装置は。
一つの命令コードレジスタを用いて命令コードから直接
命令解析記憶装置５をアドレスしているので、一つの命
令（例えば加算）を繰り返し実行する場合は、命令コー
ドン・ノスタｌに一度命令コードをセットすれば同一命
令を繰シ返し実行できるが、複数の命令（例えば乗算と
加算）によって一つの結果が得られるような多項式のベ
クトル演算の場合には、命令コードレノスタ１に命令を
交互にセットしなければならないという欠点がある。
命令解析記憶装置５をアドレスしているので、一つの命
令（例えば加算）を繰り返し実行する場合は、命令コー
ドン・ノスタｌに一度命令コードをセットすれば同一命
令を繰シ返し実行できるが、複数の命令（例えば乗算と
加算）によって一つの結果が得られるような多項式のベ
クトル演算の場合には、命令コードレノスタ１に命令を
交互にセットしなければならないという欠点がある。
本発明の多項式ベクトル演算実行制御装置は。
中央処理装置の制御のもとで前記中央処理装置とは独立
して演算実行可能で、命令コードレジスタ算フロセッサ
において、現在命令コードン・ゾスタに格納されている
命令が命令コード切シ換えを必要とするか否かを保持す
る手段と、前記中央処理装置からセット可能で命令コー
ドの切シ換えの指定をするための、複数命令のうちどの
命令を実行するかを保持する手段と、前記二つの保持手
段の出力信号によって命令コードを修飾する手段とを有
することを特徴とするものである。
して演算実行可能で、命令コードレジスタ算フロセッサ
において、現在命令コードン・ゾスタに格納されている
命令が命令コード切シ換えを必要とするか否かを保持す
る手段と、前記中央処理装置からセット可能で命令コー
ドの切シ換えの指定をするための、複数命令のうちどの
命令を実行するかを保持する手段と、前記二つの保持手
段の出力信号によって命令コードを修飾する手段とを有
することを特徴とするものである。
次に２本発明について図面を参照して説明する。
第１図は２本発明の一実施例を示すブロック図である。
ここでは乗算と加算をして一つの結果が得られる演算を
繰シ返し実行する。
繰シ返し実行する。
Ａｉ ４− Ｂｉ ＋ Ｃｉ Ｘ Ｄｉ （ｉ ＝＝１
〜ｎ） ＝＝司１）のような形の場合について説
明する。
〜ｎ） ＝＝司１）のような形の場合について説
明する。
第１図を参照すると本実施例は、命令コードを格能する
８ビツトの命令コードレジスタ１と、命令コードレジス
タ１に格納されている命令が命令コード切シ換えを必要
とする命令か否かを示す多項命令レジスタ２と、複数の
命令のうちのどの命令を実行するかを保持する。すなわ
ち命令切シ換え時にビット反転する１ピツトのレジスタ
３と。
８ビツトの命令コードレジスタ１と、命令コードレジス
タ１に格納されている命令が命令コード切シ換えを必要
とする命令か否かを示す多項命令レジスタ２と、複数の
命令のうちのどの命令を実行するかを保持する。すなわ
ち命令切シ換え時にビット反転する１ピツトのレジスタ
３と。
これら２つのレジスタ２と３の出力の論理積すなわち、
静の回路９の出力の値によって命令コードレジスタ１の
出力のビット７のみを反転する命令コード変更回路４と
、命令解析装置５と、命令実行開始指示レジスタ６と、
演算制御部７と、演算部８から構成される。
静の回路９の出力の値によって命令コードレジスタ１の
出力のビット７のみを反転する命令コード変更回路４と
、命令解析装置５と、命令実行開始指示レジスタ６と、
演算制御部７と、演算部８から構成される。
前述の（１）式の乗算と加算の命令コードは、ビット０
から７までの８ピツトのうち、ビット７のみ異なる様に
定義されている。この乗算と加算の命令は通常の乗算の
みの命令、加算のみの命令とは別のもので、命令解析装
置５のこれらの命令のワードには、多項式ベクトル演算
用の命令であることを示すビットに１１″がセットされ
ている。
から７までの８ピツトのうち、ビット７のみ異なる様に
定義されている。この乗算と加算の命令は通常の乗算の
みの命令、加算のみの命令とは別のもので、命令解析装
置５のこれらの命令のワードには、多項式ベクトル演算
用の命令であることを示すビットに１１″がセットされ
ている。
まず、始めに、命令コードレジスタ１に乗算の命令が図
示してない中央処理装置によってセットされ、同時に命
令実行開始指示レジスタ６もセットされる。この最初の
命令セット時には中央処理装置によって２つのレジスタ
２と３は″Ｏ″にリセットされているので、レジスタ１
にセットされた命令コードは、そのまま、信号線１０２
を通じて命令解析装置５のアドレスとなる。そこで乗算
命令が解読され、命令の実行が開始される。また、命令
解析装置５のこのワードの多項式ベクトル演算用の命令
であることを示すビットが“ｌ”であることによって、
多項命令レジスタ２に１”がセットされる。
示してない中央処理装置によってセットされ、同時に命
令実行開始指示レジスタ６もセットされる。この最初の
命令セット時には中央処理装置によって２つのレジスタ
２と３は″Ｏ″にリセットされているので、レジスタ１
にセットされた命令コードは、そのまま、信号線１０２
を通じて命令解析装置５のアドレスとなる。そこで乗算
命令が解読され、命令の実行が開始される。また、命令
解析装置５のこのワードの多項式ベクトル演算用の命令
であることを示すビットが“ｌ”であることによって、
多項命令レジスタ２に１”がセットされる。
中央処理装置のこの乗算命令に関するベクトル演算プロ
セッサへの指示が終わると、中央処理装置はベクトル演
算プロセッサだ対して次の命令（加算）の実行開始を指
示する。それによって命令実行開始レジスタ６がセット
されるとともに。
セッサへの指示が終わると、中央処理装置はベクトル演
算プロセッサだ対して次の命令（加算）の実行開始を指
示する。それによって命令実行開始レジスタ６がセット
されるとともに。
命令切替レジスタ３が反転して信号線１０１に１１１＃
が立ち、これによシ命令コードレジスタ１の出力のビッ
ト７が反転し、信号線１０２には加算の命令コードが見
えるようになる。そして命令解析装置５によって解読さ
れ加算命令が実行される。
が立ち、これによシ命令コードレジスタ１の出力のビッ
ト７が反転し、信号線１０２には加算の命令コードが見
えるようになる。そして命令解析装置５によって解読さ
れ加算命令が実行される。
次に乗算命令を実行するときには、中央処理装置がベク
トル演算プロセッサに命令実行開始の指示を送ると、再
び命令切換レジスタ３が反転して“０”とな）、信号線
１０２は、もとの乗算の命令コードになる。
トル演算プロセッサに命令実行開始の指示を送ると、再
び命令切換レジスタ３が反転して“０”とな）、信号線
１０２は、もとの乗算の命令コードになる。
第３図は本発明の第２の実施例を示すブロック図である
。本実施例についても前記実施例と同様の演算について
説明する。従って乗算命令と加算命令の命令コードと、
命令解析装置の内容は第一の実施例と同じである。
。本実施例についても前記実施例と同様の演算について
説明する。従って乗算命令と加算命令の命令コードと、
命令解析装置の内容は第一の実施例と同じである。
まず命令コードレジスタｌに乗算命令がセットされる。
このとき命令切替レジスタ３は＠０”にリセットされて
いるので、信号線１０２には乗算命令のコードが見えて
乗算命令の実行を開始する。
いるので、信号線１０２には乗算命令のコードが見えて
乗算命令の実行を開始する。
命令解析装置５のこの乗算命令のワードの多項式ベクト
ル演算用命令を示すビットは″ｌ”であるので、信号線
１０３は“１＃になる。そして中央処理装置が次の加算
命令の開始指示の信号を出すと。
ル演算用命令を示すビットは″ｌ”であるので、信号線
１０３は“１＃になる。そして中央処理装置が次の加算
命令の開始指示の信号を出すと。
信号線１０４に”１＃が立ち、命令実行開始レジスタ６
がセットされるとともに、命令切換レジスタ３は、信号
線１０３が１１”で信号線１０４に１１１が立ったこと
てよって反転する。したがって信号線１０２は加算命令
のコードになる。この加算命令も、多項式ベクトル演算
用命令を示すビットはり３は反転して信号線１０２は乗
算命令のコードとなる。
がセットされるとともに、命令切換レジスタ３は、信号
線１０３が１１”で信号線１０４に１１１が立ったこと
てよって反転する。したがって信号線１０２は加算命令
のコードになる。この加算命令も、多項式ベクトル演算
用命令を示すビットはり３は反転して信号線１０２は乗
算命令のコードとなる。
この実施例の場合の多項式ベクトル演算実行中であるこ
とを認識する手段は、命令解析装置５の多項式ベクトル
演算用命令であることを示すビットである。
とを認識する手段は、命令解析装置５の多項式ベクトル
演算用命令であることを示すビットである。
第４図は本発明の第３の実施例を示すブロック図である
。本実施例の場合、多項式ベクトル演算実行中であるこ
とは中央処理装置が認識しておシ。
。本実施例の場合、多項式ベクトル演算実行中であるこ
とは中央処理装置が認識しておシ。
その場合の中央処理装置からベクトル演算プロセッサへ
の命令開始指示は、特別な指示信号が設けられていて、
その特別の命令妃よりて命令実行開始Ｎ 示レジスタ６
がセットされ、命令切換レジスタ３が反転するようにな
っている。この場合命令解析装置には多項式ベクトル演
算命令を示すピクトが不要となるので、加算のみの命令
。１乗算のみの命令と共用できる。なお命令切り換えを
必要としない演算の命令開始指示は、命令切替レジスタ
３を反転しない別の指示信号によって行な、われる。
の命令開始指示は、特別な指示信号が設けられていて、
その特別の命令妃よりて命令実行開始Ｎ 示レジスタ６
がセットされ、命令切換レジスタ３が反転するようにな
っている。この場合命令解析装置には多項式ベクトル演
算命令を示すピクトが不要となるので、加算のみの命令
。１乗算のみの命令と共用できる。なお命令切り換えを
必要としない演算の命令開始指示は、命令切替レジスタ
３を反転しない別の指示信号によって行な、われる。
以上説明したように本発明は、現在実行中の命令が多項
式演算の命令であることを示す手段と命令切り換えレジ
スタを有して、この手段とレジスタの値によって命令コ
ードを変更することによう命令コードレジスタに逐次セ
ットすることなく７異なる命令の実行が可能となフ、多
項式ベクトル演算を高速だ実行できる効果がある。
式演算の命令であることを示す手段と命令切り換えレジ
スタを有して、この手段とレジスタの値によって命令コ
ードを変更することによう命令コードレジスタに逐次セ
ットすることなく７異なる命令の実行が可能となフ、多
項式ベクトル演算を高速だ実行できる効果がある。
第１図は２本発明の一実施例の構成図、第２図は従来の
ベクトル演算プロセッサの本発明に関する部分の概略構
成図、第３図及び第４図は本発明の第２及び第３の実施
例の構成図である。 記号の説明：１は命令フードレジスタ、２は多項式命令
指示レジスタ、３は命令切換レジスタ。 ４は命令コード変更回路、５は命令解析装置、６は命令
実行開始指示レジスタ、７は演算制御部。 ８は演算部、９はＡＮＤ回路をそれぞれあられして第２
図 中央処理装置 第３図 中央処理装置 第４図 中央処蘇置
ベクトル演算プロセッサの本発明に関する部分の概略構
成図、第３図及び第４図は本発明の第２及び第３の実施
例の構成図である。 記号の説明：１は命令フードレジスタ、２は多項式命令
指示レジスタ、３は命令切換レジスタ。 ４は命令コード変更回路、５は命令解析装置、６は命令
実行開始指示レジスタ、７は演算制御部。 ８は演算部、９はＡＮＤ回路をそれぞれあられして第２
図 中央処理装置 第３図 中央処理装置 第４図 中央処蘇置
Claims (1)
- １、中央処理装置の制御のもとで前記中央処理装置とは
独立して演算実行可能で、命令コードレジスタと、命令
コードの解析装置とを有するベクトル演算プロセッサに
おいて、現在命令コードレジスタに格納されている命令
が命令コード切り換えを必要とするか否かを保持する手
段と、前記中央処理装置からセット可能で命令コードの
切り換えの指定をするための、複数命令のうちどの命令
を実行するかを保持する手段と、前記二つの保持手段の
出力信号によって命令コードを修飾する手段とを有する
ことを特徴とする多項式ベクトル演算実行制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152912A JPS638971A (ja) | 1986-06-30 | 1986-06-30 | 多項式ベクトル演算実行制御装置 |
| US07/067,957 US4831572A (en) | 1986-06-30 | 1987-06-30 | Polynomial vector arithmetic operation control system |
| FR878709227A FR2600794B1 (fr) | 1986-06-30 | 1987-06-30 | Systeme de commande d'operations arithmetiques sur des vecteurs polynomiaux |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152912A JPS638971A (ja) | 1986-06-30 | 1986-06-30 | 多項式ベクトル演算実行制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638971A true JPS638971A (ja) | 1988-01-14 |
| JPH0560629B2 JPH0560629B2 (ja) | 1993-09-02 |
Family
ID=15550858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152912A Granted JPS638971A (ja) | 1986-06-30 | 1986-06-30 | 多項式ベクトル演算実行制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4831572A (ja) |
| JP (1) | JPS638971A (ja) |
| FR (1) | FR2600794B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6164851A (en) * | 1996-04-03 | 2000-12-26 | Dai Nippon Printing Co., Ltd. | Roll-shaped image-receiving sheet for thermal transfer printing and process for forming images thereon |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8800071A (nl) * | 1988-01-13 | 1989-08-01 | Philips Nv | Dataprocessorsysteem en videoprocessorsysteem, voorzien van een dergelijk dataprocessorsysteem. |
| US5280620A (en) * | 1988-12-16 | 1994-01-18 | U.S. Philips Corporation | Coupling network for a data processor, including a series connection of a cross-bar switch and an array of silos |
| US5440749A (en) * | 1989-08-03 | 1995-08-08 | Nanotronics Corporation | High performance, low cost microprocessor architecture |
| US5596763A (en) * | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
| KR100206887B1 (ko) * | 1995-12-31 | 1999-07-01 | 구본준 | 프로그램 오동작 방지를 위한 씨피유 |
| US6832309B2 (en) | 2000-02-14 | 2004-12-14 | Oki Electric Industry Co., Ltd. | Generation of modified commands repeatedly from feedback or base command |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3764988A (en) * | 1971-03-01 | 1973-10-09 | Hitachi Ltd | Instruction processing device using advanced control system |
| US3889242A (en) * | 1971-10-04 | 1975-06-10 | Burroughs Corp | Modifiable computer function decoder |
| JPS5245232A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Micro program modification circuit |
| US4697250A (en) * | 1983-08-22 | 1987-09-29 | Amdahl Corporation | Flexible computer control unit |
-
1986
- 1986-06-30 JP JP61152912A patent/JPS638971A/ja active Granted
-
1987
- 1987-06-30 US US07/067,957 patent/US4831572A/en not_active Expired - Fee Related
- 1987-06-30 FR FR878709227A patent/FR2600794B1/fr not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6164851A (en) * | 1996-04-03 | 2000-12-26 | Dai Nippon Printing Co., Ltd. | Roll-shaped image-receiving sheet for thermal transfer printing and process for forming images thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2600794B1 (fr) | 1990-03-02 |
| JPH0560629B2 (ja) | 1993-09-02 |
| US4831572A (en) | 1989-05-16 |
| FR2600794A1 (fr) | 1987-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0470662B2 (ja) | ||
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JPS623461B2 (ja) | ||
| JPH034936B2 (ja) | ||
| JPS6212529B2 (ja) | ||
| JPS6041769B2 (ja) | アドレス指定方式 | |
| US4723258A (en) | Counter circuit | |
| JPH1091395A (ja) | プロセッサ | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPS6293730A (ja) | 中央処理装置 | |
| JPS63291108A (ja) | プロセツサ | |
| SU588561A1 (ru) | Ассоциативное запоминающее устройство | |
| SU756408A1 (ru) | Арифметическое устройство | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPH0517574B2 (ja) | ||
| JPS63148305A (ja) | プログラマブルシ−ケンスコントロ−ラの高速演算処理方式 | |
| JPH02181821A (ja) | 演算装置 | |
| JPS62293432A (ja) | 情報処理装置 | |
| JPS61255437A (ja) | 情報処理装置 | |
| JPS6398733A (ja) | 演算回路制御方式 | |
| JPH03160521A (ja) | 演算装置 | |
| JPH081596B2 (ja) | マイクロプロセッサ | |
| JPS62288940A (ja) | 情報処理装置 |