JPS61255437A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS61255437A JPS61255437A JP9711485A JP9711485A JPS61255437A JP S61255437 A JPS61255437 A JP S61255437A JP 9711485 A JP9711485 A JP 9711485A JP 9711485 A JP9711485 A JP 9711485A JP S61255437 A JPS61255437 A JP S61255437A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- arithmetic
- flag
- register
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にレジスタ固定方式の
ベクトル処理装置のビジー管理を行う情報処理装置に関
する。
ベクトル処理装置のビジー管理を行う情報処理装置に関
する。
従来、この穐の情報処理装置は演算データを格納するベ
クトルレジスタ毎に続出中、書込中を示すフラッグを持
ら後続命令でこれらのベクトルレジスタをアクセスする
命令の場合はその命令の実行指示は読出中及び書込中の
フラッグがリセットされる迄出さないようにしている。
クトルレジスタ毎に続出中、書込中を示すフラッグを持
ら後続命令でこれらのベクトルレジスタをアクセスする
命令の場合はその命令の実行指示は読出中及び書込中の
フラッグがリセットされる迄出さないようにしている。
ベクトルレジスタ固定方式の演算実行部は第２図に示す
ように加算器１１０が演算データを要素数分格納できる
ベクトルレジスタ１００．１０１の２つのレジスタに接
続されている。加算器１１０の出力は加算結果を命令で
指定されたベクトルレジスタに書込むためクロスバスイ
ッチ１２０で接続される。
ように加算器１１０が演算データを要素数分格納できる
ベクトルレジスタ１００．１０１の２つのレジスタに接
続されている。加算器１１０の出力は加算結果を命令で
指定されたベクトルレジスタに書込むためクロスバスイ
ッチ１２０で接続される。
この実行例は第３図に示すように、加算命令ＶＡ Ｄ
Ｄ （Ｖｘ ＝ Ｖ Ｂ、 ０ ＋ ＶＲＩ）の実行指
示を演算実行部が受信するとベクトルレジスタ■几０と
ＶＲＩの各要素を毎タロツク加算器に送出する。
Ｄ （Ｖｘ ＝ Ｖ Ｂ、 ０ ＋ ＶＲＩ）の実行指
示を演算実行部が受信するとベクトルレジスタ■几０と
ＶＲＩの各要素を毎タロツク加算器に送出する。
加Ｘ結果はベクトルレジスタ■ｘに書込む。命令解読指
示部は演算実行部に指示を与えるとＶ几ＯとＶＲＩが読
出中及び■Ｘに書込中であることを示すためＲＢＳＹ６
（ＲＩＡＤ Ｂｕｓｙ Ｆｌａｇ ｏ ） とＲＢ
Ｓ Ｙ １． ＷＢＳＹＸ （ＷＲＩＴＥ Ｂｕｓｙ
Ｆｌａｇ ｘ ）全セットする。Ｒ８Ｓ Ｙ ｏ、工
Ｗ Ｂ Ｓ Ｙ Ｘは演算実行の要素数及び加算器の論
理パイプ紋数よシ決められた時間後リセットされる。
示部は演算実行部に指示を与えるとＶ几ＯとＶＲＩが読
出中及び■Ｘに書込中であることを示すためＲＢＳＹ６
（ＲＩＡＤ Ｂｕｓｙ Ｆｌａｇ ｏ ） とＲＢ
Ｓ Ｙ １． ＷＢＳＹＸ （ＷＲＩＴＥ Ｂｕｓｙ
Ｆｌａｇ ｘ ）全セットする。Ｒ８Ｓ Ｙ ｏ、工
Ｗ Ｂ Ｓ Ｙ Ｘは演算実行の要素数及び加算器の論
理パイプ紋数よシ決められた時間後リセットされる。
ビジーフラッグのリセットは実行指示時ベクトルレジス
タ対応のカウンタを動作させあらかじめ定めた値に到達
した時折なわれる。
タ対応のカウンタを動作させあらかじめ定めた値に到達
した時折なわれる。
上述した従来の処理装置のベク）、ＩＩ／レジスタのリ
ードビジーの管理はベクトルレジスタ対応にζ管理する
方式となっているのでハードウェア量が増えるという欠
点があった。
ードビジーの管理はベクトルレジスタ対応にζ管理する
方式となっているのでハードウェア量が増えるという欠
点があった。
本発明の処理装置は実行すべき命令＃４を格納する命令
レジスタ、命令レジスタの内容よシ使用すべき演算ユニ
ットの種類及び格納するレジスタを解読する解読器、演
算ユニット対応に命令実行中かどうかを示す第１のフラ
ッグ、レジスタ対応に結果の書込中かどうかを示す第２
のフラッグ、前記解読器による解読結果と第１及び第２
のフラッグを比較し演算実行指示送出を判断する手段、
演算実行指示時解読器による解読結果によυ第１及び第
２のフラッグを実行中とする手段を有している。
レジスタ、命令レジスタの内容よシ使用すべき演算ユニ
ットの種類及び格納するレジスタを解読する解読器、演
算ユニット対応に命令実行中かどうかを示す第１のフラ
ッグ、レジスタ対応に結果の書込中かどうかを示す第２
のフラッグ、前記解読器による解読結果と第１及び第２
のフラッグを比較し演算実行指示送出を判断する手段、
演算実行指示時解読器による解読結果によυ第１及び第
２のフラッグを実行中とする手段を有している。
次に本発明の実施例について図面を８照して詳細に説明
する。
する。
第１図は本発明の一実施例を示す。第１図において本実
施例は複数組の演算ユニットを持つ演算実行部（第２図
）と、この演算実行部に命令実行指示を行なう命令解読
指示部とを有する情報処理装置で、実行すべき命令語を
格納する命令レジスタ１１と、この命令レジスタ１１の
内容によシ使用すべき演算ユニットの種類及び結果を格
納するレジスタを解読する解読器１２と、演算実行部の
演算ユニットに対応して命令実行中を示す第１のフラッ
グ１３およびレジスタに対応して結果の書込中かどうか
を示すｗ、２のフラッグ１４と解読器１２による解読結
果とを比較し演算実行部への実行指示送出を判断する手
段１５と、実行指示時解読器１２の解読結果によシ第１
および第２のフラッグを実行中とする手段とを含む。
施例は複数組の演算ユニットを持つ演算実行部（第２図
）と、この演算実行部に命令実行指示を行なう命令解読
指示部とを有する情報処理装置で、実行すべき命令語を
格納する命令レジスタ１１と、この命令レジスタ１１の
内容によシ使用すべき演算ユニットの種類及び結果を格
納するレジスタを解読する解読器１２と、演算実行部の
演算ユニットに対応して命令実行中を示す第１のフラッ
グ１３およびレジスタに対応して結果の書込中かどうか
を示すｗ、２のフラッグ１４と解読器１２による解読結
果とを比較し演算実行部への実行指示送出を判断する手
段１５と、実行指示時解読器１２の解読結果によシ第１
および第２のフラッグを実行中とする手段とを含む。
命令レジスタ１１には実行すべき命令語が入プ、命令デ
コーダ１２は、この命令語を解読し、使用すべき演算ユ
ニットと、演算結果を格納すべきベクトルレジスタ１０
０〜１０７とをデコードする。
コーダ１２は、この命令語を解読し、使用すべき演算ユ
ニットと、演算結果を格納すべきベクトルレジスタ１０
０〜１０７とをデコードする。
演算ユニツ）は１つの演算器と２つのベクトルレジスタ
よシ構成され、演算器は第２図に示した加算器１１０と
か乗算器１１１等でろフ。従って加算器１１０を使用す
る場合は第２図のベクトルレジスタＶ几Ｏとベクトルレ
ジスタ■Ｒ＋１の両方あるいはスロウデータとベクトル
レジスタＶ几１の演算であればベクトルレジスタＶＲＩ
が続出され加算器１１０で演算が行なわれる。従ってい
ずれのケースでも加算器１１０とベクトルレジスタ■几
Ｏ９■几１の両方あるいは加算器１１０とベクトルレジ
スタＶ几１が使用される。このため加算器１１０とベク
トルレジスタ■ＲＯ１■Ｒ＋１を含めてリードビジーの
フラッグ１ビツトのみでビジー管理しても性飛的には問
題ない。第１図での命令語のデコードの結果使用すべき
演算ユニットのリードビジー（［出実行中）フラッグが
セットされていなく演算結果を格納するベクトルレジス
タのライトビジー（ｌ込実行中）フラッグがセットされ
ていなければ演算実行部に対し命令実行指示を送出する
。これと同時に使用する演算ユニット対応のリードビジ
ーフラッグをセット、結果を格納するベクトルレジスタ
のライトビジーフラッグをセットし後続命令での命令実
行指示チェックに備える。
よシ構成され、演算器は第２図に示した加算器１１０と
か乗算器１１１等でろフ。従って加算器１１０を使用す
る場合は第２図のベクトルレジスタＶ几Ｏとベクトルレ
ジスタ■Ｒ＋１の両方あるいはスロウデータとベクトル
レジスタＶ几１の演算であればベクトルレジスタＶＲＩ
が続出され加算器１１０で演算が行なわれる。従ってい
ずれのケースでも加算器１１０とベクトルレジスタ■几
Ｏ９■几１の両方あるいは加算器１１０とベクトルレジ
スタＶ几１が使用される。このため加算器１１０とベク
トルレジスタ■ＲＯ１■Ｒ＋１を含めてリードビジーの
フラッグ１ビツトのみでビジー管理しても性飛的には問
題ない。第１図での命令語のデコードの結果使用すべき
演算ユニットのリードビジー（［出実行中）フラッグが
セットされていなく演算結果を格納するベクトルレジス
タのライトビジー（ｌ込実行中）フラッグがセットされ
ていなければ演算実行部に対し命令実行指示を送出する
。これと同時に使用する演算ユニット対応のリードビジ
ーフラッグをセット、結果を格納するベクトルレジスタ
のライトビジーフラッグをセットし後続命令での命令実
行指示チェックに備える。
以上説明したように本発明はベクトルレジスタの対と演
算器より構成される演算ユニット対応に１ビツトの続出
実行中フラッグを設けてビジー管理することによシ読出
実行中フラッグの数、フラッグリセットのカラ／り類の
ハードウェア量を削減できる効果がある。
算器より構成される演算ユニット対応に１ビツトの続出
実行中フラッグを設けてビジー管理することによシ読出
実行中フラッグの数、フラッグリセットのカラ／り類の
ハードウェア量を削減できる効果がある。
第１図は本発明の演算実行部の状態及び実行指示チェッ
クを示すブロック図、第２図はベクトルレジスタ固定方
式の演算実行部を示すブロック図、第３図はベクトル加
算命令実行時の形態及びフラッグの状態を示す図である
。 １１・・・・・・命令レジスタ、１２・・・・・・命令
デご一ダ、１３・・・・・・読出実行中フラッグ、１４
・・・・・・書込実行中フラッグ、１５・・・・・・命
令実行指示チェック回路、１００〜１０７・・・・・・
ベクトルレジスタ、１１０・・・・・・加算器、１１１
・・・・・・乗算器、１１２・・・・・・論理演算！、
１１３・・・・・・シフター、１２０・・・・・・クロ
スパス＄ ２ 図 茅３Ｉ！Ｉ
クを示すブロック図、第２図はベクトルレジスタ固定方
式の演算実行部を示すブロック図、第３図はベクトル加
算命令実行時の形態及びフラッグの状態を示す図である
。 １１・・・・・・命令レジスタ、１２・・・・・・命令
デご一ダ、１３・・・・・・読出実行中フラッグ、１４
・・・・・・書込実行中フラッグ、１５・・・・・・命
令実行指示チェック回路、１００〜１０７・・・・・・
ベクトルレジスタ、１１０・・・・・・加算器、１１１
・・・・・・乗算器、１１２・・・・・・論理演算！、
１１３・・・・・・シフター、１２０・・・・・・クロ
スパス＄ ２ 図 茅３Ｉ！Ｉ
Claims (1)
- 演算器と該演算器の入力オペランドとなるレジスタとか
ら構成される演算ユニットを複数組有する演算実行部と
、命令を解読し演算実行部に命令実行指示を行なう命令
解読指示部とからなる情報処理装置に於て、実行すべき
命令語を格納する命令レジスタ、該命令レジスタの内容
により使用すべき演算ユニットの種類及び結果を格納す
るレジスタを解読する解読器、演算実行部の演算ユニッ
ト対応に命令実行中かどうかを示す第１のフラッグ、レ
ジスタ対応に結果の書込中かどうかを示す第２のフラッ
グ、前記解読器による解読結果と第１及び第２のフラッ
グを比較し演算実行部への実行指示送出を判断する手段
、実行指示時解読器の解読結果により前記第１及び第２
のフラッグを実行中とする手段を有した情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711485A JPS61255437A (ja) | 1985-05-08 | 1985-05-08 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711485A JPS61255437A (ja) | 1985-05-08 | 1985-05-08 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61255437A true JPS61255437A (ja) | 1986-11-13 |
Family
ID=14183547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9711485A Pending JPS61255437A (ja) | 1985-05-08 | 1985-05-08 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255437A (ja) |
-
1985
- 1985-05-08 JP JP9711485A patent/JPS61255437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62197830A (ja) | デ−タ処理システム | |
| JPS6254359A (ja) | コンピユ−タ装置 | |
| US3706077A (en) | Multiprocessor type information processing system with control table usage indicator | |
| RU2193228C2 (ru) | Адресация регистров в устройстве обработки данных | |
| US11830547B2 (en) | Reduced instruction set processor based on memristor | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JPH034936B2 (ja) | ||
| JPS61255437A (ja) | 情報処理装置 | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPS6217773B2 (ja) | ||
| JPH0222413B2 (ja) | ||
| JP2557629B2 (ja) | 割込方式 | |
| JPS6057435A (ja) | マイクロプロセツサ | |
| JPS59184943A (ja) | 情報処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JP2671161B2 (ja) | レジスタ干渉チェック方式 | |
| JP3532026B2 (ja) | 演算装置 | |
| JPH0546389A (ja) | 並列処理装置 | |
| JPS63186372A (ja) | ベクトル処理装置 | |
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPS62117041A (ja) | マイクロコンピユ−タ | |
| JPH0553804A (ja) | 並列処理装置 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPH03204029A (ja) | 情報処理装置 |