JPS6057435A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6057435A JPS6057435A JP16598483A JP16598483A JPS6057435A JP S6057435 A JPS6057435 A JP S6057435A JP 16598483 A JP16598483 A JP 16598483A JP 16598483 A JP16598483 A JP 16598483A JP S6057435 A JPS6057435 A JP S6057435A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- mode
- data
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はマイクロプログラム制御のマイクロプロセッ
サに関するものである。
サに関するものである。
マイクロプログラム制御のマイクロプロセッサにおいて
は、機械命令の実行金布線詞Ｉ理の回路で行うことなく
、マイクロプログラム化された制御ユニットを備え、マ
イクロ命令の実行により各機械命令に対する処理全行っ
ている。
は、機械命令の実行金布線詞Ｉ理の回路で行うことなく
、マイクロプログラム化された制御ユニットを備え、マ
イクロ命令の実行により各機械命令に対する処理全行っ
ている。
第１図は制御ユニットを備えたマイクロプロセッサの構
成の一部を示すブロック図で、ｔｌｌｌ、を機械命令を
記憶しているプログラムメモリ（図示せず）のアドレス
が順次設定されるプログラムカウンタ、（２）はプログ
ラムカウンタは」の内容を出力するアドレスバス、（３
Ｉはアドレスバス（２）によｐアクセスされるプログラ
ムメモリ（図示せず）の出力テータ奢転送するデータバ
ス、（４）は機械命令（）゛ログラムメモリ内に記憶さ
れていてアドレスノくス（２）上のアドレスにより読出
される）の読出し時にデータバス（３）の内容′ｆｒ、
ｉｔ月、恢するインストラクションレジスタ、１５）は
インストラクションレジスタ（４）の内容を記憶する実
行インストラクションレジスタ、（６１はインストラク
ションレジスタ（４）の内容により該機械命令に対応す
るマイクロ命令が格納されている先頭アドレスを指定す
るマイクロ分岐アドレス生成部、１７１ｒＪマイクロ分
岐アドレス生成部（６）又はマイクロ命令によシ制御さ
れ、次に実行するマイクロ命令のアドレスを指定するマ
イクロプログラム制御部、（８１はマイクロ命令を格納
しているマイクロプログラムメモリ、（９）はマイクロ
プログラムメモリ（８１の出力データを記憶するマイク
ロインストラクションレジスタ、ｕＯｌはデータ処理を
行う演算部、Ｕυは実行インストラクションレジスタ（
５）により指定される汎用レジスタ（汎用レジスタけυ
内には複数のレジスタが存在し、そのうちの第ルジスタ
（仮称ンの内容が常に演算部１ｌＯ１の右側入力として
接続されており、実行インストラクションレジスタ（５
）の内容によって選択されたレジスタの内容がマルチプ
レクサθ埠の右側人力に接続されている）、θカは汎用
レジスタ旧）のソースデータ出力又は実行インストラク
ションレジスタ（５）のイミディエート値をマイクロイ
ンストラクションレジスタ（９）の内容により選択する
マルチプレクサである。
成の一部を示すブロック図で、ｔｌｌｌ、を機械命令を
記憶しているプログラムメモリ（図示せず）のアドレス
が順次設定されるプログラムカウンタ、（２）はプログ
ラムカウンタは」の内容を出力するアドレスバス、（３
Ｉはアドレスバス（２）によｐアクセスされるプログラ
ムメモリ（図示せず）の出力テータ奢転送するデータバ
ス、（４）は機械命令（）゛ログラムメモリ内に記憶さ
れていてアドレスノくス（２）上のアドレスにより読出
される）の読出し時にデータバス（３）の内容′ｆｒ、
ｉｔ月、恢するインストラクションレジスタ、１５）は
インストラクションレジスタ（４）の内容を記憶する実
行インストラクションレジスタ、（６１はインストラク
ションレジスタ（４）の内容により該機械命令に対応す
るマイクロ命令が格納されている先頭アドレスを指定す
るマイクロ分岐アドレス生成部、１７１ｒＪマイクロ分
岐アドレス生成部（６）又はマイクロ命令によシ制御さ
れ、次に実行するマイクロ命令のアドレスを指定するマ
イクロプログラム制御部、（８１はマイクロ命令を格納
しているマイクロプログラムメモリ、（９）はマイクロ
プログラムメモリ（８１の出力データを記憶するマイク
ロインストラクションレジスタ、ｕＯｌはデータ処理を
行う演算部、Ｕυは実行インストラクションレジスタ（
５）により指定される汎用レジスタ（汎用レジスタけυ
内には複数のレジスタが存在し、そのうちの第ルジスタ
（仮称ンの内容が常に演算部１ｌＯ１の右側入力として
接続されており、実行インストラクションレジスタ（５
）の内容によって選択されたレジスタの内容がマルチプ
レクサθ埠の右側人力に接続されている）、θカは汎用
レジスタ旧）のソースデータ出力又は実行インストラク
ションレジスタ（５）のイミディエート値をマイクロイ
ンストラクションレジスタ（９）の内容により選択する
マルチプレクサである。
第２図は主プログラムの機械命令を示すフォーマット図
で、（２０）は機械命令全体全示し、機械命令（２０）
はオペコード部（２１）とオペランド部（２２）とでＨ
ｒ）成され、オペコード部（２１）は加算、減算という
ような演算部の演算方式を指定し、オペランド部（２２
） ＋ｓその時の人力データを指定する。又、オペラン
ド部（２２，１ｒｊデデー人力の指５１のみに１史用す
るソースアドレス部（ｚ７）と、データ入力の指定とと
もに演算結果の格納側ｒ９ｒの指定に使用するティステ
イネ−ジョンアドレス部（２８）とから構成されている
。ソースアドレス部（２７）とディスティネーションア
ドレス部（２８）は共にモードｉ１Ｓとデータ部に分か
れモード部はデータ部が汎用レジスタアドレスであるか
、イミディエートデータであるかを指示する。例えば、
ソースアドレス部（２７ンにおいてモード部（２３）
ｒ、Ｉｎ汎用レジスタアドレスであることを示している
場合は、データ部（２りの数値なアドレスとして汎用レ
ジスタＵυから読出した数値を演ｎ部（ｌＯ）の左側の
入力とする仁とを意味し、モード（２３）がイミディエ
ートデータであることを示している＠合は、データ部（
２４）の数イ１げそのものを演Ｈ−ｔ８＋ｓの左側の入
力とすることを意味する。
で、（２０）は機械命令全体全示し、機械命令（２０）
はオペコード部（２１）とオペランド部（２２）とでＨ
ｒ）成され、オペコード部（２１）は加算、減算という
ような演算部の演算方式を指定し、オペランド部（２２
） ＋ｓその時の人力データを指定する。又、オペラン
ド部（２２，１ｒｊデデー人力の指５１のみに１史用す
るソースアドレス部（ｚ７）と、データ入力の指定とと
もに演算結果の格納側ｒ９ｒの指定に使用するティステ
イネ−ジョンアドレス部（２８）とから構成されている
。ソースアドレス部（２７）とディスティネーションア
ドレス部（２８）は共にモードｉ１Ｓとデータ部に分か
れモード部はデータ部が汎用レジスタアドレスであるか
、イミディエートデータであるかを指示する。例えば、
ソースアドレス部（２７ンにおいてモード部（２３）
ｒ、Ｉｎ汎用レジスタアドレスであることを示している
場合は、データ部（２りの数値なアドレスとして汎用レ
ジスタＵυから読出した数値を演ｎ部（ｌＯ）の左側の
入力とする仁とを意味し、モード（２３）がイミディエ
ートデータであることを示している＠合は、データ部（
２４）の数イ１げそのものを演Ｈ−ｔ８＋ｓの左側の入
力とすることを意味する。
次に従来の装置の動作についＣＦｉ５７．明する。通常
、１つの機械命令を実行するには、命令の読出し、命令
の解読、データ処坤の３ステツプを３！ｌＬ続して実行
する。命令の♂［、出しステップにおいてはプログラム
カウンタ１１１の内容をアドレスバスｔ２１に出力し、
それによシプログラムメヒリがアクセスされてデータバ
ス（３１を通じてインストラクションレジスタ（４）に
（幾械命令を記録することによって行う。
、１つの機械命令を実行するには、命令の読出し、命令
の解読、データ処坤の３ステツプを３！ｌＬ続して実行
する。命令の♂［、出しステップにおいてはプログラム
カウンタ１１１の内容をアドレスバスｔ２１に出力し、
それによシプログラムメヒリがアクセスされてデータバ
ス（３１を通じてインストラクションレジスタ（４）に
（幾械命令を記録することによって行う。
データ処理の段階では主プログラムの命令によって直接
データ処理を行うことなく、主プログラムの機械命令に
対応するマイクロプログラムを実行するので、命令の解
読ステップにおいては、インストラクションレジスタ（
４１に記憶された機械命令をマイクロ分岐アドレス生成
部（６）により、この機械命令のオペコード部と、オペ
ランド部のソースアドレスのモード部及びディスティネ
ーションアドレスのモード部とで、マイクロ命令が格納
されているマイクロプログラムメモリ（８１ヲアクセス
し、該マイクロ命令をマイクロインストラクションレジ
スタｔ９＋に記憶する。又、これと並行して機械命令を
実行インストラクションレジスタ（５１に記ｍ −ｆ−
る。この場合、オペコード部（２１）の命令が同一のも
のであっても、ソースアドレス（２７）のモード（２３
）において異なったモードが指定されている場合、従来
はそれぞれ異ったマイクロ命令となった。次に、データ
処理段階ではマイクロインストラクションレジスタ（９
）の内容により各制御が行われるが、この制かｖは演界
部叫の演算種類を定め、マルチプレクサα掃が２つの入
力のうちいずれを出力するかを定め、かつマイクロプロ
グラム制御部（７）が次に出力するアドレス信号をどの
よりな方法によって作るかを定める。用１図に示す例で
は演算部１（Ｉの右側入力は必ず汎用レジスタモードの
レジスタの内容であるが、演算部の左側入力ｔま、オペ
ランド部（２２）のソースアドレス（２７）のモード（
２３）がレジスタモードを示すときはデータ（２４）の
内容をアドレスとして汎用レジスタ［υから読出した数
値であり、モード（２３）がイミディエートモードを示
すときはデータ（２４）の内容そのものであり、この切
換がマイクロインストラクションレジスタ（９）の内容
による制御でマルチプレクザＱ諺を介して行われる。
データ処理を行うことなく、主プログラムの機械命令に
対応するマイクロプログラムを実行するので、命令の解
読ステップにおいては、インストラクションレジスタ（
４１に記憶された機械命令をマイクロ分岐アドレス生成
部（６）により、この機械命令のオペコード部と、オペ
ランド部のソースアドレスのモード部及びディスティネ
ーションアドレスのモード部とで、マイクロ命令が格納
されているマイクロプログラムメモリ（８１ヲアクセス
し、該マイクロ命令をマイクロインストラクションレジ
スタｔ９＋に記憶する。又、これと並行して機械命令を
実行インストラクションレジスタ（５１に記ｍ −ｆ−
る。この場合、オペコード部（２１）の命令が同一のも
のであっても、ソースアドレス（２７）のモード（２３
）において異なったモードが指定されている場合、従来
はそれぞれ異ったマイクロ命令となった。次に、データ
処理段階ではマイクロインストラクションレジスタ（９
）の内容により各制御が行われるが、この制かｖは演界
部叫の演算種類を定め、マルチプレクサα掃が２つの入
力のうちいずれを出力するかを定め、かつマイクロプロ
グラム制御部（７）が次に出力するアドレス信号をどの
よりな方法によって作るかを定める。用１図に示す例で
は演算部１（Ｉの右側入力は必ず汎用レジスタモードの
レジスタの内容であるが、演算部の左側入力ｔま、オペ
ランド部（２２）のソースアドレス（２７）のモード（
２３）がレジスタモードを示すときはデータ（２４）の
内容をアドレスとして汎用レジスタ［υから読出した数
値であり、モード（２３）がイミディエートモードを示
すときはデータ（２４）の内容そのものであり、この切
換がマイクロインストラクションレジスタ（９）の内容
による制御でマルチプレクザＱ諺を介して行われる。
従来の装置は以上のように構成されているので、レジス
ターレジスタ間モードの演算命令と、レジスターイミデ
ィエートデータ間モードの演算命令との２種類の機械命
令に対しては、それぞれ別々のマイクロプログラムが必
要となり、マイクロプログラムの容量の増大という欠点
があった。
ターレジスタ間モードの演算命令と、レジスターイミデ
ィエートデータ間モードの演算命令との２種類の機械命
令に対しては、それぞれ別々のマイクロプログラムが必
要となり、マイクロプログラムの容量の増大という欠点
があった。
この発明は上述のような従来のものの欠点を除去するた
めにな塾れたもので、ハードウェア量の増加を極力抑え
ながら、オペコード部（２１）の命令が同一命令である
限り、レジスターレジスタ間モードであっても、レジス
ターイミディエートデータ間モードであっても同一のマ
イクロ命令で実行できるようにして、マイクロプログラ
ム容量を縮少したマイクロプロセッサを提供することを
目的としている。
めにな塾れたもので、ハードウェア量の増加を極力抑え
ながら、オペコード部（２１）の命令が同一命令である
限り、レジスターレジスタ間モードであっても、レジス
ターイミディエートデータ間モードであっても同一のマ
イクロ命令で実行できるようにして、マイクロプログラ
ム容量を縮少したマイクロプロセッサを提供することを
目的としている。
以下、この発明の実施例を図Ｃ（ついて説明する。
第３図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同一部分を示し、（１３１は実行インス
トラクションレジスタ（５）に記憶されている機械命令
の内の、オペランド部（２２）のソースアドレス（２７
） 部内のモード部（２３）がレジスターレジスタ間モ
ードであるか、或いはレジスターイミディエートデータ
間モードであるがをテコードし、識別するオペランドデ
コーダである。
図と同一符号は同一部分を示し、（１３１は実行インス
トラクションレジスタ（５）に記憶されている機械命令
の内の、オペランド部（２２）のソースアドレス（２７
） 部内のモード部（２３）がレジスターレジスタ間モ
ードであるか、或いはレジスターイミディエートデータ
間モードであるがをテコードし、識別するオペランドデ
コーダである。
次にこの発明の動作について説明プ゛る。１つの機械命
令の実行において、命令の読出し、命令の解読のステッ
プをユ従来と同様に行われる。次に、データ処理のステ
ップにおいて演狗、命令がレジスターレジスタ間モード
の演算である場合にはオペランドデコーダ（Ｉ３ｉが、
実行インストラクションレジスタ（５１の内容である機
械命令のオペランド部（２２）内のモード（２３）にあ
る情報からこれを識別し、マルチプレクサ０擾からの演
舞１部１１ｔｌｌへのソース入力データとして汎用レジ
スタ１１ＩＩの出力データを選択する。反対に演算命令
がレジスターイミディエートデータ間モードの演算であ
る場合にはオペランドデコーダ０３１はモード（２３）
部にある情報からこれを識別し、マルチプレクサ（２）
からの演算部ｕｔｌｌへのソース側入力データを実行イ
ンストラクションレジスタ（５１のオペランド部（２２
）のデータ（２４）、即ち、イミディエートデータに選
択する。
令の実行において、命令の読出し、命令の解読のステッ
プをユ従来と同様に行われる。次に、データ処理のステ
ップにおいて演狗、命令がレジスターレジスタ間モード
の演算である場合にはオペランドデコーダ（Ｉ３ｉが、
実行インストラクションレジスタ（５１の内容である機
械命令のオペランド部（２２）内のモード（２３）にあ
る情報からこれを識別し、マルチプレクサ０擾からの演
舞１部１１ｔｌｌへのソース入力データとして汎用レジ
スタ１１ＩＩの出力データを選択する。反対に演算命令
がレジスターイミディエートデータ間モードの演算であ
る場合にはオペランドデコーダ０３１はモード（２３）
部にある情報からこれを識別し、マルチプレクサ（２）
からの演算部ｕｔｌｌへのソース側入力データを実行イ
ンストラクションレジスタ（５１のオペランド部（２２
）のデータ（２４）、即ち、イミディエートデータに選
択する。
以上のように、オペランドデコーダｕ３１によりマルチ
プレクサ０埠ヲ制御することにより、マイクロインスト
ラクションレジスタ（９）の内容によりマルチプレクサ
Ｏつを制御する必要がなくなり、機械命令のオペコード
部（２１）が同一の命令であれば、これがレジスターレ
ジスタ間モードの命令であっても、レジスターイミディ
エートデータ間モードの命令であっても１種類のマイク
ロ命令により実行可能となる。なお、上記実施例でｔよ
レジスターレジスタ間モードの演算命令と、レジスター
イミディエートデータ間モードの演算命令とを１種類の
演算命令で実行する例を示したが、この発明の原理“は
、インデックスアドレッシング時のオフセット値等、主
プログラム内の機械命令にょ力直接指定されるデータを
伴９種々の機械命令に対して広く適用することができる
。
プレクサ０埠ヲ制御することにより、マイクロインスト
ラクションレジスタ（９）の内容によりマルチプレクサ
Ｏつを制御する必要がなくなり、機械命令のオペコード
部（２１）が同一の命令であれば、これがレジスターレ
ジスタ間モードの命令であっても、レジスターイミディ
エートデータ間モードの命令であっても１種類のマイク
ロ命令により実行可能となる。なお、上記実施例でｔよ
レジスターレジスタ間モードの演算命令と、レジスター
イミディエートデータ間モードの演算命令とを１種類の
演算命令で実行する例を示したが、この発明の原理“は
、インデックスアドレッシング時のオフセット値等、主
プログラム内の機械命令にょ力直接指定されるデータを
伴９種々の機械命令に対して広く適用することができる
。
以上のように、この発明によれば機械命令がレジスター
レジスタ間モードの演算命令であるが、レジスターイミ
ディエートデータ間モードの演舞。
レジスタ間モードの演算命令であるが、レジスターイミ
ディエートデータ間モードの演舞。
命令であるかにがかわらず、データ処理としては同一の
処理が行え、このような２種類の機械命令に対して１つ
のマイクロ命令により実行できることとなりマイクロプ
ログラム容量の大幅な縮少化ができる効果がある。
処理が行え、このような２種類の機械命令に対して１つ
のマイクロ命令により実行できることとなりマイクロプ
ログラム容量の大幅な縮少化ができる効果がある。
第１図は従来の制御ユニットを備えたマイクロプロセッ
サの構成の一部を示すブロック図、第２図は主プ四グラ
ムの機械命令を示すフォーマント図、第３図μこの発明
の一実施例を示すブロック図である。 （１：・・・プログラムカウンタ、Ｉ２）・・・アドレ
スバス、（３１・・・データバス、（４１・・・インス
トラクションレジスタ、（５）・・・実行インストラク
ションレジスタ、１６１・・・マイクロ分岐アドレス生
成部、（７１・・・マイクロプログラム制ｔａｔ＋ｓ、
＋８１・・・マイクロプログラムメモリ、（９）・・・
マイクロインストラクションレジスタ、＋１１１１・・
・演算部、旧」・・・汎用レジスタ、０４・・・マルチ
プレクサ、ｕり・・・オペランドナコーダ、」・・・機
械命令、（２す・・・オペコード部、（２２）・・・オ
ペランド部、（２３）・・・モードＭｌｌ 、（２４）
・・・データ部、（２７）・・・ソースアドレス。 なお、各図中同一符号は同−又は和尚部分を示す。 代理人 大 岩 増 雄 第１図 第２図
サの構成の一部を示すブロック図、第２図は主プ四グラ
ムの機械命令を示すフォーマント図、第３図μこの発明
の一実施例を示すブロック図である。 （１：・・・プログラムカウンタ、Ｉ２）・・・アドレ
スバス、（３１・・・データバス、（４１・・・インス
トラクションレジスタ、（５）・・・実行インストラク
ションレジスタ、１６１・・・マイクロ分岐アドレス生
成部、（７１・・・マイクロプログラム制ｔａｔ＋ｓ、
＋８１・・・マイクロプログラムメモリ、（９）・・・
マイクロインストラクションレジスタ、＋１１１１・・
・演算部、旧」・・・汎用レジスタ、０４・・・マルチ
プレクサ、ｕり・・・オペランドナコーダ、」・・・機
械命令、（２す・・・オペコード部、（２２）・・・オ
ペランド部、（２３）・・・モードＭｌｌ 、（２４）
・・・データ部、（２７）・・・ソースアドレス。 なお、各図中同一符号は同−又は和尚部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (1)
- 主プログラム中の命令を解読し、その解読結果に従って
それぞれの命令に対応するマイクロプログラムに分岐し
て当該命令全実行するマイクロプロセッサにおいて、上
記主プログラムから読出された命令が＠ｌのレジスタの
内容とオペランド部で指定するレジスタの内容との間の
演算を指定するレジスターレジスタ間モードの演算命令
であるか又は上記第１のレジスタの内容とオペランド部
で直接指定１−る数値との間の演算を指定するレジスタ
ーイミディエートデータ間モードの演算命令であるかを
識別するオペランドデコーダを有し、上記マイクロプロ
グラムにおいては、上記主プログラム中の命令のオペコ
ード部が同一演算命令を示す場合は、当該命令がレジス
ターレジスタ間モードの命令であるとレジスターイミデ
ィエートデータ間モードの命令であるとに関せず同一の
マイクロプログラムを用い、上記オペランドデコーダの
識別に従って演算入力の切換を行うことを特徴とする一
マイクロプロセ・ツサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16598483A JPS6057435A (ja) | 1983-09-07 | 1983-09-07 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16598483A JPS6057435A (ja) | 1983-09-07 | 1983-09-07 | マイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057435A true JPS6057435A (ja) | 1985-04-03 |
| JPH0218729B2 JPH0218729B2 (ja) | 1990-04-26 |
Family
ID=15822711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16598483A Granted JPS6057435A (ja) | 1983-09-07 | 1983-09-07 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057435A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628228A (ja) * | 1985-07-04 | 1987-01-16 | Nec Corp | デイジタル信号処理方法およびその装置 |
| JPS629438A (ja) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | 命令解読装置 |
| JPS63245522A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | マイクロプロセツサ |
| JPH0221332A (ja) * | 1988-07-11 | 1990-01-24 | Fujitsu Ltd | マイクロプロセッサ |
| JPH04167998A (ja) * | 1990-10-30 | 1992-06-16 | Kobe Steel Ltd | 潜弧溶接用ボンドフラックス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079231A (ja) * | 1973-10-10 | 1975-06-27 | ||
| JPS5398752A (en) * | 1977-02-10 | 1978-08-29 | Hitachi Ltd | Microprogram control system |
-
1983
- 1983-09-07 JP JP16598483A patent/JPS6057435A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079231A (ja) * | 1973-10-10 | 1975-06-27 | ||
| JPS5398752A (en) * | 1977-02-10 | 1978-08-29 | Hitachi Ltd | Microprogram control system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628228A (ja) * | 1985-07-04 | 1987-01-16 | Nec Corp | デイジタル信号処理方法およびその装置 |
| JPS629438A (ja) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | 命令解読装置 |
| JPS63245522A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | マイクロプロセツサ |
| JPH0221332A (ja) * | 1988-07-11 | 1990-01-24 | Fujitsu Ltd | マイクロプロセッサ |
| JPH04167998A (ja) * | 1990-10-30 | 1992-06-16 | Kobe Steel Ltd | 潜弧溶接用ボンドフラックス |
| JPH0635078B2 (ja) * | 1990-10-30 | 1994-05-11 | 株式会社神戸製鋼所 | 潜弧溶接用ボンドフラックス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218729B2 (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
| JP2848606B2 (ja) | マクロ命令パイプラインを用いてマイクロ命令を変更する方法及び装置 | |
| JPH0895804A (ja) | 中央処理装置 | |
| JP3781519B2 (ja) | プロセッサの命令制御機構 | |
| JPH0766365B2 (ja) | コ・プロセツサ制御方式 | |
| JP3510729B2 (ja) | 命令実行方法および命令実行装置 | |
| JPS645330B2 (ja) | ||
| US5185870A (en) | System to determine if modification of first macroinstruction to execute in fewer clock cycles | |
| JPS6057435A (ja) | マイクロプロセツサ | |
| JPS6217773B2 (ja) | ||
| JP2511151B2 (ja) | デ―タ処理装置 | |
| JPH0962533A (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| JPH0550015B2 (ja) | ||
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JP2581565B2 (ja) | ガード付命令を実行するデータ処理装置 | |
| JPS6134188B2 (ja) | ||
| JPH0222413B2 (ja) | ||
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH0367331A (ja) | マイクロプロセッサ | |
| JP3524240B2 (ja) | 並列命令処理装置 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPH02103627A (ja) | マイクロプログラム変換装置 | |
| JPH0557614B2 (ja) | ||
| JP2851192B2 (ja) | 並列演算処理装置におけるキャリー付き加減算処理方式 |