JP2851192B2 - 並列演算処理装置におけるキャリー付き加減算処理方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の命令を並列に
処理することが可能な並列演算処理装置におけるキャリ
ー付き加減算処理方式に関する。

【０００２】

【従来の技術】近年、ＶＬＩＷ（Very Long Instructio
n Word）方式の計算機で代表されるパイプライン方式の
並列演算処理装置が提案、開発されている。この種の並
列演算処理装置では、複数の命令を並列（同時）に処理
することが可能なため、処理の高速化が図れるという特
長がある。

【０００３】さて、上記した並列演算処理装置で実行さ
れる演算処理の１つに、キャリー付き加減算がある。こ
のキャリー付き加減算は、例えば加算であれば、第１の
ソースデータ（オペランドデータ）と第２のソースデー
タ（オペランドデータ）とキャリービットとを加算する
処理である。従来、キャリー付き加減算の対象となるキ
ャリービットは、専用のレジスタ（例えば、条件コード
レジスタ）またはフラグ（フラグレジスタ）に格納され
ていた。

【０００４】このため従来は、キャリー付き加減算を実
行するのに、条件分岐命令でキャリービットを参照して
処理を分けるか、あるいはキャリービットを暗黙のオペ
ランドとして参照する専用のキャリー付き加減算命令を
用意することによって対処していた。

【０００５】ところが、並列演算処理装置では、前記し
たように同一サイクルで複数の命令が実行可能なため、
例えば図３のように、２つのキャリー付き加減算命令
（ＡＤＤＣ命令）１，２を含む複数命令からなるＶＬＩ
Ｗ命令３が実行される場合には、各ＡＤＤＣ命令１，２
により同一サイクルでそれぞれキャリーが生成される可
能性がある。この場合、キャリー値格納先（キャリー値
格納フラグ）４が１つしかないと、ＡＤＤＣ命令１，２
を同時に実行できないことになる。

【０００６】そこで、図４（ａ）に示すように、並列に
演算可能な命令単位（演算パイプライン単位）でキャリ
ー値格納フラグ４を用意することが考えられる。しか
し、このような構成としても、例えば演算回路で処理可
能なデータ幅の倍の幅の加減算を、図４（ｂ）に示すよ
うに下位データと上位データとに分けて行うために、図
４（ｃ）に示すように、下位データ加減算用のＡＤＤＣ
命令１と、この命令１の実行で生成されたキャリーを用
いたＡＤＤＣ命令５とを同一演算パイプラインで実行し
ようとした場合には、次のような問題があった。

【０００７】まずパイプラインのタイミングによって
は、キャリー値格納フラグ４に書込む前に、読出しが行
われる可能性もあるが、従来はキャリー値格納フラグ４
を暗黙のオペランドとして書込みあるいは参照していた
ため、タイミングの制御が不可能であった。また、ＡＤ
ＤＣ命令１とＡＤＤＣ命令５との間に、キャリー値を書
込む命令を配置できなかった。

【０００８】

【発明が解決しようとする課題】上記したように従来の
並列演算処理装置では、同一サイクルで複数のＡＤＤＣ
命令（キャリー付き加減算命令）が実行可能なように、
キャリー値格納先を演算パイプライン毎に用意しても、
その格納先を暗黙のオペランドとして使用していたため
に、パイプライン処理でキャリーのセット／リセットの
タイミングを意識したコーディングをしなければならな
かった。勿論、複数のキャリー値格納先を用意し、ＡＤ
ＤＣ命令中で任意の格納先を指定するようにすることも
考えられる。しかし、加減算の対象となる２つのソース
データ（オペランドデータ）および加減算結果の格納先
の他に、２つのソースデータに加えるキャリーの格納元
およびキャリー付き加減算により生成されるキャリーの
格納先を１つのＡＤＤＣ命令で指定すること、即ち１命
令中で５つのオペランドを指定することは、命令長の点
で実現困難であった。

【０００９】この発明は上記事情に鑑みてなされたもの
でその目的は、並列演算処理装置における複数命令の並
列処理機能に着目して、並列に処理される複数の命令の
うちの２命令（第１の命令および第２の命令）により１
つのＡＤＤＣ命令（キャリー付き加減算命令）を定義
し、加減算の対象となる２つのソースデータおよび加減
算結果の格納先を指定する他、キャリー付き加減算処理
に際して参照すべきキャリービットの格納元およびキャ
リー付き加減算によって生成されるキャリービットの格
納先としてそれぞれ任意の汎用レジスタを指定すること
で、複数のＡＤＤＣ命令を同一サイクルで実行でき、し
かもＡＤＤＣ命令を演算パイプラインのタイミングを意
識することなく配置できる並列演算処理装置におけるキ
ャリー付き加減算命令処理方式を提供することにある。

【００１０】

【課題を解決するための手段】この発明は、キャリー付
き加減算を指定する第１の命令の補助命令となる第２の
命令であって、第１の命令で指定されたキャリー付き加
減算処理に際して参照すべきキャリービットの格納元と
して任意の汎用レジスタを指定するソース指定フィール
ド並びにキャリー付き加減算によって生成されるキャリ
ービットの格納先として任意の汎用レジスタを指定する
デスティネーション指定フィールドを持つ第２の命令を
定義する手段と、並列に処理すべき複数の命令のデコー
ド処理を司るデコード手段であって、上記の第１の命令
および第２の命令を含む複数の命令が並列に処理すべき
命令として与えられた場合に、第２の命令のソース指定
フィールドで指定される汎用レジスタ中のキャリービッ
トを読出して、第１の命令の位置に対応する演算回路に
供給するデコード手段とを設け、この演算回路による第
１の命令に従うキャリー付き加減算により同演算回路か
ら出力されるキャリービットを第２の命令のデスティネ
ーション指定フィールドで指定される汎用レジスタに書
込むようにしたことを特徴とするものである。

【００１１】

【作用】上記の構成によれば、キャリー付き加減算のた
めに、並列に処理される複数の命令のうちの２命令（第
１および第２の命令）により１つのＡＤＤＣ命令（キャ
リー付き加減算命令）が定義され、補助命令である第２
の命令により、参照すべきキャリービットの格納元とキ
ャリー付き加減算で生成されるキャリービットの格納先
とが指定され、しかもその格納元，格納先に汎用レジス
タが指定される。そして、この第１および第２の命令を
含む複数の命令が命令レジスタに保持された場合に、デ
コード手段は各命令のデコード処理を行う。この際デコ
ード手段は、第２の命令については、そのソース指定フ
ィールドで指定される汎用レジスタ中のキャリービット
を読出して、複数の命令のそれぞれの位置に対応して設
けられた同数の演算回路のうち、主命令（主たるＡＤＤ
Ｃ）である第１の命令の位置に対応して設けられ、この
第１の命令に従うキャリー付き加減算を行う演算回路に
供給する。これにより、この演算回路において、第１の
命令で指定された２つのソースデータと第２のの命令で
指定されたキャリーとのキャリー付き加減算が行われ
る。この演算回路のキャリー付き加減算結果は第１の命
令でデスティネーション指定された結果格納先に書込ま
れ、このキャリー付き加減算で生成されるキャリーは第
２の命令でデスティネーション指定された汎用レジスタ
に書込まれる。

【００１２】

【実施例】図１はこの発明を適用するＶＬＩＷ方式で且
つパイプライン制御方式の並列演算処理装置の一実施例
を示すブロック構成図である。なお、図１の処理装置
は、４命令を並列に処理可能な構成となっているものと
する。

【００１３】図１において、１０は並列に処理すべき４
命令を保持するための例えば３２ビット幅の４つのフィ
ールド１１〜１４を有する１２８ビット命令レジスタ、
２０は命令レジスタ１０に保持された１２８ビット長の
ＶＬＩＷ命令である。ＶＬＩＷ命令２０は、並列に処理
される４つの３２ビット長命令からなる。

【００１４】図１のＶＬＩＷ命令２０には、キャリー付
き加減算を指定する３２ビット長のキャリー付き加減算
主命令（以下、単に主命令と称する）２１と、この主命
令２１の拡張命令としての３２ビット長のキャリー付き
加減算補助命令（以下、単に補助命令と称する）２２と
が含まれているものとする。この主命令２１および補助
命令２２の２命令は、１つのＡＤＤＣ命令（キャリー付
き加減算命令）２３を構成している。ここでは、主命令
２１と補助命令２２とが隣接しているが、これに限るも
のではなく、また主命令２１が補助命令２２より前に配
置される必要もない。

【００１５】ＡＤＤＣ命令２３は後述するように５つの
オペランド指定フィールドを有している。そこで、この
命令２３を、５オペランド型ＡＤＤＣ命令２３と呼ぶ。
ここでは、主命令２１は命令レジスタ１０のフィールド
１１に、補助命令２２は命令レジスタ１０のフィールド
１２に保持されているものとする。

【００１６】図２は図１の５オペランド型ＡＤＤＣ命令
２３のフォーマットを示す。まず、ＡＤＤＣ命令２３の
主命令２１は、キャリー付き加減算を指定する命令コー
ド（オペレーションコード）ＯＰ１（１０ビット）、キ
ャリー付き加減算結果の格納先（ここでは汎用レジス
タ）を指定するデスティネーションｒｄ１（６ビッ
ト）、およびキャリー付き加減算の被演算データの格納
元（ここでは汎用レジスタ）を指定するソースｒｓ１，
ｒｓ２（いずれも６ビット）の各フィールドを有してい
る。この主命令２１のフォーマットは図４に示したよう
な従来のＡＤＤＣ命令１，２と同一である。

【００１７】次に、ＡＤＤＣ命令２３の補助命令２２
は、ＡＤＤＣ命令の補助命令であることを示す補助命令
コードＯＰ２（１０ビット）、キャリー付き加減算にて
生成されたキャリー（ｃａｒｒｙ′）の格納先（ここで
は汎用レジスタ）を指定するデスティネーションｒｄ２
（６ビット）、およびキャリー付き加減算の被演算デー
タとなるキャリー（ｃａｒｒｙ）の格納元（ここでは汎
用レジスタ）を指定するソースｒｓ３（６ビット）の各
フィールドを有している。

【００１８】再び図１を参照すると、３０は汎用レジス
タの群からなる（汎用の）レジスタファイルである。本
実施例では、キャリー付き加減算で生成されるキャリー
の格納先としてレジスタファイル３０内の汎用レジスタ
が用いられるようになっている。

【００１９】４１〜４４は命令レジスタ１０のフィール
ド１１〜１４に保持されている３２ビット長の命令の解
読を司るデコード回路である。デコード回路４１〜４４
は、フィールド１１〜１４に保持されている命令でレジ
スタファイル３０内汎用レジスタがソース指定されてい
る場合に、そのレジスタ内容をリードするリード機能を
有している。またデコード回路４１〜４４は、通常は、
そのリードデータを同回路４１〜４４に対応して設けら
れるＡＬＵ（演算回路）の被演算データとして出力する
ようになっている。またデコード回路４１〜４４のうち
のデコード回路４２〜４４は、解読した命令の命令コー
ドが補助命令コードＯＰ２の場合には、レジスタファイ
ル３０からのリードデータの例えば最下位ビットを、デ
コード回路４１〜４３に対応して設けられるＡＬＵのキ
ャリー入力として出力するようになっている。

【００２０】５１はデコード回路４１に対応して設けら
れ、同デコード回路４１の解読結果に応じて演算を行う
ＡＬＵである。なお図１では、デコード回路４２〜４４
にそれぞれ対応して設けられるＡＬＵは省略されてい
る。

【００２１】次に、この発明の一実施例の動作を、図１
に示すように５オペランド型ＡＤＤＣ命令２３を含むＶ
ＬＩＷ命令２０が命令レジスタ１０に保持された場合を
例に説明する。

【００２２】まず、命令レジスタ１０に保持されたＶＬ
ＩＷ命令２０中の先頭の命令、即ち５オペランド型ＡＤ
ＤＣ命令２３の主命令２１はデコード回路４１に導か
れ、２番目の命令、即ち５オペランド型ＡＤＤＣ命令２
３の補助命令２２はデコード回路４２に導かれ、命令解
読に供される。また、補助命令２２の後続の２命令は、
それぞれデコード回路４３，４４に導かれ、命令解読に
供される。

【００２３】デコード回路４１は、主命令２１の命令コ
ードＯＰ１によりキャリー付き加減算が指定されている
場合、ＡＬＵ５１にてキャリー付き加減算を行うための
制御信号を生成する。またデコード回路４１は、主命令
２１のソースｒｓ１，ｒｓ２の両フィールドで指定され
るレジスタファイル３０内の汎用レジスタ（ｒｓ１，ｒ
ｓ２）の内容をリードし、キャリー付き加減算の被演算
データとしてＡＬＵ５１に出力する（キャリー付き加算
の場合）。なお、キャリー付き減算の場合には、ｒｓ２
ではなく、その補数値が被演算データとしてＡＬＵ５１
に出力される。

【００２４】一方、デコード回路４２は、補助命令２２
の補助命令コードＯＰ２によりＡＤＤＣ命令の補助命令
であることが示されている場合、同回路４２に対応して
設けられるＡＬＵ（図示せず）を用いた演算処理をＮＯ
Ｐ（ノー・オペレーション）とする。またデコード回路
４２は、補助命令２２のソースｒｓ３のフィールドで指
定されるレジスタファイル３０内の汎用レジスタ（ｒｓ
３）の内容をリードし、その最下位ビットをキャリー付
き加減算に用いるキャリー（ｃａｒｒｙ）として、（補
助命令２２と対をなす主命令２１の解読を行っているデ
コード回路４１に対応して設けられた）ＡＬＵ５１のキ
ャリー入力端子に出力する。なお従来は、このキャリー
入力端子には、専用のレジスタまたはフラグに格納され
ているキャリー値が暗黙の指定で入力される。

【００２５】以上のデコード回路４１，４２の命令解読
に伴うＡＬＵ５１の制御、およびレジスタファイル３０
からのレジスタリードデータのＡＬＵ５１への出力動作
により、ＡＬＵ５１では、キャリー（ｒｓ３で指定され
た汎用レジスタの最下位ビット）も合せて、 ｒｓ１＋ｒｓ２＋ｒｓ３の最下位ビット のキャリー付き加減算（上記の例は加算の場合）が行わ
れる。

【００２６】このＡＬＵ５１でのキャリー付き加減算の
結果は、デコード回路４１の解読結果に従い、主命令２
１のデスティネーションｒｄ１で指定されるレジスタフ
ァイル３０内汎用レジスタ（ｒｄ１）に書込まれる。こ
のとき、ＡＬＵ５１でのキャリー付き加減算で生成され
る（演算結果の）キャリー（ｃａｒｒｙ′）は、デコー
ド回路４２の解読結果に従い、補助命令２２のデスティ
ネーションｒｄ２で指定されるレジスタファイル３０内
汎用レジスタ（ｒｄ２）の最下位ビットに書込まれる
（ｃａｒｒｙ′→ｒｄ２）。

【００２７】このように本実施例によれば、５オペラン
ド型ＡＤＤＣ命令（キャリー付き加減算命令）により、
キャリー値格納先としてレジスタファイル３０内の任意
の汎用レジスタを陽に指定できるため、命令レジスタ１
０に保持されるＶＬＩＷ命令として、２つの５オペラン
ド型ＡＤＤＣ命令を用いることで、２つのキャリー付き
加減算を並列に実行することができる。

【００２８】また、図４に示したように１つのキャリー
付き加減算を２つのＡＤＤＣ命令により下位データと上
位データとに分けて行う場合にも、キャリー値格納先を
５オペランド型ＡＤＤＣ命令中で汎用レジスタとして陽
に指定できることから、下位データの加減算で生成され
るキャリーが指定の汎用レジスタに書込まれる前に、そ
の汎用レジスタのキャリー値を用いた上位データのキャ
リー付き加減算が行われないように演算パイプラインを
制御することが簡単に行える。また、同様の理由によ
り、下位データ用のＡＤＤＣ命令と上位データ用のＡＤ
ＤＣ命令との間に、キャリー値をライトする命令を配置
することも可能となる。

【００２９】以上は、４命令を並列に処理する並列演算
処理装置に実施した場合について説明したが、本発明は
複数の命令を並列に処理する並列演算処理装置全般に適
用可能である。

【００３０】

【発明の効果】以上詳述したようにこの発明によれば、
並列演算処理装置における複数命令の並列処理機能に着
目して、並列に処理される複数の命令のうちの２命令
（第１の命令および第２の命令）により１つのＡＤＤＣ
命令（キャリー付き加減算命令）を定義し、加減算の対
象となる２つのソースデータおよび加減算結果の格納先
を指定する他、キャリー付き加減算処理に際して参照す
べきキャリービットの格納元およびキャリー付き加減算
によって生成されるキャリービットの格納先としてそれ
ぞれ任意の汎用レジスタを陽に指定可能な構成とすると
共に、第２の命令でソース指定される汎用レジスタから
キャリービットを読出して、第１の命令に従うキャリー
付き加減算を行う演算回路に供給する構成としたので、
次に列挙する効果を得ることができる。

【００３１】（１）キャリーが汎用レジスタに格納され
ることから、演算回路の加減算で生成されるキャリーを
ソフトウェア（汎用レジスタ読出し命令）により容易に
参照することができる。 （２）キャリー格納先が陽に指定できることから、キャ
リーのセットを伴う命令を並列に実行できる。 （３）上記（２）と同様の理由により、パイプライン処
理でのキャリーのセット／リセットのタイミングを意識
したコーディングが不要となる。

【００３２】（４）並列に処理される複数の命令のうち
の２命令により１つのＡＤＤＣ命令を定義して、その中
でキャリー格納先を陽に指定しているので、その指定フ
ィールドを確保するために各命令の命令長を広げる必要
がない。

【００３３】（５）並列に処理される複数の命令のうち
の２命令により１つのＡＤＤＣ命令として実現している
ことから、キャリー付き加減算のための特別のハードウ
ェアを必要としない。 （６）上記（２），（３）により命令スケジューリング
が効率的に行える。

【図面の簡単な説明】

【図１】この発明を適用する並列演算処理装置の一実施
例を示すブロック構成図。

【図２】図１の５オペランド型ＡＤＤＣ命令２３のフォ
ーマットを示す図。

【図３】従来のキャリー付き加減算の問題を説明するた
めの図。

【図４】従来のキャリー付き加減算の問題を説明するた
めの図。

【符号の説明】

１０…命令レジスタ、２０…ＶＬＩＷ命令、２１…主命
令（第１の命令）、２２…補助命令（第２の命令）、２
３…５オペランド型ＡＤＤＣ命令（キャリー付き加減算
命令）、３０…レジスタファイル（汎用レジスタ群）、
４１〜４４…デコード回路、５１…ＡＬＵ（演算回
路）。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/38 G06F 7/50 G06F 9/30

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 並列に動作可能な複数の演算回路と、こ
   の複数の演算回路の演算対象データおよび演算結果デー
   タ等を格納するのに用いられる汎用レジスタ群とを備
   え、複数の命令を並列に処理することが可能な並列演算
   処理装置において、 キャリー付き加減算を指定する第１の命令の補助命令と
   なる第２の命令であって、前記第１の命令で指定された
   キャリー付き加減算処理に際して参照すべきキャリービ
   ットの格納元として前記汎用レジスタ群内レジスタを指
   定するソース指定フィールド並びにキャリー付き加減算
   によって生成されるキャリービットの格納先として前記
   汎用レジスタ群内レジスタを指定するデスティネーショ
   ン指定フィールドを持つ第２の命令を定義する手段と、 並列に処理すべき複数の命令のデコード処理を司るデコ
   ード手段であって、前記第１の命令および第２の命令を
   含む複数の命令が並列に処理すべき命令として与えられ
   た場合に、前記第２の命令のソース指定フィールドで指
   定される汎用レジスタ中のキャリービットを読出して、
   前記複数の演算回路のうち前記第１の命令に従うキャリ
   ー付き加減算を行う演算回路に供給するデコード手段と
   を具備し、 前記第１の命令に従う前記演算回路のキャリー付き加減
   算によって同演算回路から出力されるキャリービットを
   前記第２の命令のデスティネーション指定フィールドで
   指定される汎用レジスタに書込むようにしたことを特徴
   とする並列演算処理装置におけるキャリー付き加減算処
   理方式。