JPS62251930A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は情報処理ｇｃ［に関し、特に命令のレジスタ指
定方式に関する。

（従来の技術） 従来、主記憶のオペランドに関してはインデクスアドレ
シングや間接アドレシングが広く採用されている。命令
語のオペランド指定フィールドがオペランドのアドレス
を直接的に指定するのではなく、命令語のオペランドフ
ィールドはインデクスレジスタ、あるいはペースレジス
タなどと呼ばれるレジスタや、間接語のアドレスを指定
し、上記レジスタや間接胎が命令の実際のオペランドを
指定している。さらに実用的には、レジスタや間接語の
内容に、命令語のフィールドによって指定される＜ｖ＝
ｔ−加えたものｔオペランドアドレスとするなど、多く
の場合に種々の修飾が行われる。

（発明が解決しようとする問題点） 上述した従来の情報処理装置では、レジスタのなかのオ
ペランドについ℃は命令語の該当フィールドで直接的に
指定しなければならず、間接的に指定することはできな
いと云う欠点がある。

従って、例えば連続したレジスタに格納されているデー
タを一般的に処理する場合には、命令語自身を必要に応
じて書換えるか、あるいはレジスタ指定フィールドの内
容が異なる複数の命令を主記憶上に用意しておく必要が
あり、わかりやすく効率のよいプログラムを生成するう
えで制約となっている。

本発明の目的は、命令語のレジスタ指定フィールドによ
って指定されたレジスタの内容を読出し、その内容を、
他のオペランド’ｔｔむ命令語のレジスタアドレスとす
ることによって上記欠点金除去し、効率よくプログラム
を生成できるように構成した情報処理装置ｉｉｒ提供す
ることにある。

（問題点１Ｆ！：解決するｔめの手段）本発明による情
報処理装置は命令レジスタと、複数のレジスタアドレス
レジスタと、汎用レジスタと、演算手段とを具備して構
成したものである。

命令レジスタは命令語を格納するためのものであり、複
数のレジスタアドレスレジスタｈ命令語に含まれる複数
のレジスタ指定フィールドの内８？レジスタアドレスと
してそれぞれ格納するためのものである。

汎用レジスタは上記複数のレジスタアドレスレジスタの
内容によって指定されるアドレスを有して、他の命令語
をデータとし℃格納するためのものである。演算手段は
、汎用レジスタの内容によって演算を実行するためのも
のである。

（実　施　例） 次に１本発明について図面を参照して説明する。

第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第１−において、１はメモリ、２は
汎用レジスタ、３は命令レジスタ、４はデコーダ、５は
ＡＬＵ、６は加算器、７はデータレジスタ、８はメモリ
アドレスレジスメ、１１Ｕ第１のレジスタアドレスレジ
スタ、１２は第１の一時しジスタ、２１は第２のレジス
タアドレスレジスタ、２２は第２の一時レジスタである
。

汎用レジスタ２は２ボートメモリであり、２個のアドレ
ス入力、２個のデータ出力、１個のデータ入力を備えて
いる。第１のレジスタアドレスレジスタ１１によって指
定されたレジスタの内容を第１の一時レジスタ１２に読
出し、同時に第２のレジスタアドレスレジスタ２１によ
って指定されｔレジスタの内容を第２の一時レジスタ２
２に読出すことができる。ｔ７ｔ１第１の一時レジスタ
１２ヘデータを読出す代りに、データレジスタ７からの
書込みを行うこともできる。

命令語は命令レジスタ３に示す形式を有している。ＯＰ
は命令コードであり、命令によって実行丁べき動作全表
している。命令レジスタ３において、Ｒ１１は第１のオ
ペランドとして使用されるレジスタを指定するフィール
ドで１、几２は第２のオペランドとして使用されるレジ
スタを指定するフィールドである。几２のフィールドは
、メモリ１上の第２のオペランドを指定するためのイン
デクスレジスタとして４ｆｆ用され、Ｉ）はこの場合の
変位（ディスプレースメント）を表わす。Ｒ，２フイー
ルドによって指定される汎用レジスタ２の内容と、Ｄフ
ィールドの内容との和が第２のオペランドのアドレスに
なる。先に述べたＲ１フィールドは、本発明では必ずし
も第１のオペランドとして使用されるレジスタを直接的
に指定するのではなく、第１のオペランドとして使用さ
れるレジスタを指定するレジスタを指定する場合もある
。

次に、Ｒ１フィールドによって指定されるレジスタの指
定するレジスタにメモリ１上の第２のオペランドを加え
る命令の動作全説明する。

メモリ１から続出された命令は、命令レジスタ３に格納
される。命令コードは、デコーダ４に送られて解読され
る。ｆＬｌフィールドは第１のレジスタアドレスレジス
タ１１に送られる。

第１のレジスタアドレスレジスタ１１の内容ヲアドレス
として汎用レジスタ２の内容が続出され、その下位の４
ビツトが信号線１３ｉ介して第１のレジスタアドレスレ
ジスタ１１に格納される。これをアドレスとして古び汎
用レジスタ２の内容が読出され、第１の一時レジスタ１
２に格納される。いっぽう、Ｒ２フィールドは第２のレ
ジスタアドレスレジスタ２１に送出される。上記几２フ
ィールドは、第２のレジスタアドレスレジスタ２１の内
容をアドレスとして汎用レジスタ２から読出され、第２
の一時レジスタ２２に格納される。上記内容と命令レジ
スタ３のＤフィールドとが加算器６で加算され、その和
がメモリアドレスレジスタ８にロードされる。これをア
ドレスとしてメモリ１の内容が読出され、ＡＬＵ５の一
方の入力１子に供給される。いっぽう、先に第１の一時
レジスタ１２に格納されてｂた第１のオペランドがＡＬ
Ｕ５の１１万の入力端子に供給される。ＡＬＵ５によっ
て両者の和が求められ、結果がデータレジスタ７？：経
由してレジスタアドレスレジスタ１１によって指定され
る汎用レジスタ２に格納される。

以上により、本命令の動作は終了する。

そのｌ、ＲｘフィールドおよびＲ２フィールドによって
直接的に指定されるレジスタの内容全適宜な量だけ増分
させて、書ひ、本命令を実行すれば、メモリ１上と汎用
レジスタ２上とに連続して存在するベクトルの対応する
要素の相互の和が容易に求められる。

なお、Ｒ１フィールドが間接指定であることを指定する
には、第１に命令コードを別にする方法、第２に几１フ
ィールドに間接指定ビットを設ける方法、第３に几１が
Ｏであれば間接とみなす方法、第４に先行する命令で指
定する方法がある。

まｆｉ、Ｒ２フィールドで指定され、レジスタを間接的
に指定できるようにすることも考えられる。

（発明の効果） 以上説明し次ように本発明は、命令語のレジスタ指定フ
ィールドによつ℃指定され几レジスタの内容を読出し、
その内容を、他のオペランドを含む命令語のレジスタア
ドレスとすることによって、効率的で理解し易いプログ
ラム全書くことができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 １・・・メモリ　　　２・・・汎用レジスタ３・・・命
令レジスタ　　４・・・デコーダ５・・・ＡＬＵ　　　
　６・・・加算器７・・・データレジスタ ８・・・メモリアドレスレジスタ １１．２１・・・レジスタアドレスレジスタ１２．２２
・・・一時レジスタ 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　　４才１　図

Claims (1)

【特許請求の範囲】
1. 命令語を格納するための命令レジスタと、前記命令語に
   含まれた複数のレジスタ指定フィールドの内容をレジス
   タアドレスとしてそれぞれ格納するための複数のレジス
   タアドレスレジスタと、前記複数のレジスタアドレスレ
   ジスタの内容によつて指定されるアドレスを有して他の
   命令語をデータとして格納するための汎用レジスタと、
   前記汎用レジスタの内容によつて演算を実行するための
   演算手段とを具備して構成したことを特徴とする情報処
   理装置。