JPH0354632A - 演算命令処理装置 - Google Patents
演算命令処理装置Info
- Publication number
- JPH0354632A JPH0354632A JP1189591A JP18959189A JPH0354632A JP H0354632 A JPH0354632 A JP H0354632A JP 1189591 A JP1189591 A JP 1189591A JP 18959189 A JP18959189 A JP 18959189A JP H0354632 A JPH0354632 A JP H0354632A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- arithmetic
- memory
- address
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、演算命令を処理する演算命令処理装置に係り
、特にマイクロプロセッサ等の半導体集積回路に関し、 命令コードのビット数を増加した場合でもプログラムメ
モリの容量を増加することのない演算命令処理装置を提
供することを目的とし、命令語を含むプログラムデータ
格納するプログラムメモリと、前記命令語に基づいて処
理を行う演算部と、を備えた演算命令処理装置において
、前記演算命令処理装置は命令コードを格納する書替可
能なテーブルメモリを備え、前記命令語は前記テーブル
メモリ内のアドレスを指定するアドレス指定部を有し、
前記演算部は前記アドレス指定部の内容に基づいて前記
テーブルメモリから前記命令コードを読出して演算命令
処理を行うように構成する。
、特にマイクロプロセッサ等の半導体集積回路に関し、 命令コードのビット数を増加した場合でもプログラムメ
モリの容量を増加することのない演算命令処理装置を提
供することを目的とし、命令語を含むプログラムデータ
格納するプログラムメモリと、前記命令語に基づいて処
理を行う演算部と、を備えた演算命令処理装置において
、前記演算命令処理装置は命令コードを格納する書替可
能なテーブルメモリを備え、前記命令語は前記テーブル
メモリ内のアドレスを指定するアドレス指定部を有し、
前記演算部は前記アドレス指定部の内容に基づいて前記
テーブルメモリから前記命令コードを読出して演算命令
処理を行うように構成する。
本発明は、演算命令を処理する演算命令処理装置に係り
、特にマイクロプロセッサ等の半導体集積回路に関する
。
、特にマイクロプロセッサ等の半導体集積回路に関する
。
近年、半導体集積回路に対する要求が高度化し、複雑な
動作が求められるようになっている。したがって、多く
の命令を表現するため、プログラムデータ中の命令コー
ドのビット数が増加する傾向にある。
動作が求められるようになっている。したがって、多く
の命令を表現するため、プログラムデータ中の命令コー
ドのビット数が増加する傾向にある。
従来の演算命令処理装置は、第５図に示すように、後述
のプログラムメモリ２上のアドレスを発生するとともに
実行ステップ毎にアドレスを増加するプログラムカウン
タ１と、プログラムデータを格納しプログラムカウンタ
により指定されたアドレスのプログラムデータを出力す
るプログラムメモリ２と、演算命令処理装置全体を制御
するＣＰＵ３と、一時的にデータを格納したり読出した
りする内部メモリ４と、後述のＩ／Ｏインターフェース
からのデータや演算結果を格納するレジスタ５と、プロ
グラムデータに基づいて演算命令処理を行う演算部６と
、外部とデータの入出力のインターフェース動作を行う
Ｉ／Ｏインターフェース７と、内部でデータのやりとり
を行うデータバス８と、を備えて構成されている。
のプログラムメモリ２上のアドレスを発生するとともに
実行ステップ毎にアドレスを増加するプログラムカウン
タ１と、プログラムデータを格納しプログラムカウンタ
により指定されたアドレスのプログラムデータを出力す
るプログラムメモリ２と、演算命令処理装置全体を制御
するＣＰＵ３と、一時的にデータを格納したり読出した
りする内部メモリ４と、後述のＩ／Ｏインターフェース
からのデータや演算結果を格納するレジスタ５と、プロ
グラムデータに基づいて演算命令処理を行う演算部６と
、外部とデータの入出力のインターフェース動作を行う
Ｉ／Ｏインターフェース７と、内部でデータのやりとり
を行うデータバス８と、を備えて構成されている。
プログラムカウンタ１からプログラムメモリ２に次に実
行すべきプログラムデータを示すアドレスが出力される
と、プログラムメモリ２は当該アドレスのプログラムデ
ータを演算部６に転送する。
行すべきプログラムデータを示すアドレスが出力される
と、プログラムメモリ２は当該アドレスのプログラムデ
ータを演算部６に転送する。
演算部６は当該プログラムデータの命令語中の命令コー
ドをデコードし処理を行っていた。
ドをデコードし処理を行っていた。
上記、従来例においては、複雑な命令を表現するために
は命令コードのビット数を増加させる必要があり、した
がって、プログラムメモリの容量を増加しなければなら
ないという問題点があった。
は命令コードのビット数を増加させる必要があり、した
がって、プログラムメモリの容量を増加しなければなら
ないという問題点があった。
上記課題に鑑み、本発明は、命令コードのビット数を増
加した場合でもプログラムメモリの容量を増加すること
のない演算命令処理装置を提供することを目的とする。
加した場合でもプログラムメモリの容量を増加すること
のない演算命令処理装置を提供することを目的とする。
上記課題を解決するため、本発明は、命令語（Ｗ）を含
むプログラムデータを格納するプログラムメモリ（２）
と、前記命令語（Ｗ）に基づいて処理を行う演算部（６
）と、を備えた演算命令処理装置において、前記演算命
令処理装置は命令コード（ｏ ｐ）を格納する書き換え
可能なテーブルメモリ（９）を備え、前記命令語（Ｗ）
は前記テーブルメモリ（９）内のアドレスを指定するア
ドレス指定部（１０）を有し、前記演算部（６）は前記
アドレス指定部（１０）の内容に基づいて前記テーブル
メモリ（９）から前記命令コード（ｏ ｐ）を読出して
演算命令処理を行うように構成した。
むプログラムデータを格納するプログラムメモリ（２）
と、前記命令語（Ｗ）に基づいて処理を行う演算部（６
）と、を備えた演算命令処理装置において、前記演算命
令処理装置は命令コード（ｏ ｐ）を格納する書き換え
可能なテーブルメモリ（９）を備え、前記命令語（Ｗ）
は前記テーブルメモリ（９）内のアドレスを指定するア
ドレス指定部（１０）を有し、前記演算部（６）は前記
アドレス指定部（１０）の内容に基づいて前記テーブル
メモリ（９）から前記命令コード（ｏ ｐ）を読出して
演算命令処理を行うように構成した。
本発明は、以上のように構成したので、予め、テーブル
メモリ（９）に必要な命令コード（○Ｐ）を書き込んで
おけば、命令語（Ｗ）のアドレス指定部（１０）で実際
に処理すべき命令コード（ＯＰ）が格納されているテー
ブルメモリ（９）上のアドレスを指定することにより、
演算部（６）はテーブルメモリ（９）に格納された命令
コード（ＯＰ）を読出して、演算命令処理を行うことが
できる。
メモリ（９）に必要な命令コード（○Ｐ）を書き込んで
おけば、命令語（Ｗ）のアドレス指定部（１０）で実際
に処理すべき命令コード（ＯＰ）が格納されているテー
ブルメモリ（９）上のアドレスを指定することにより、
演算部（６）はテーブルメモリ（９）に格納された命令
コード（ＯＰ）を読出して、演算命令処理を行うことが
できる。
第１図乃至第４図を参照して本発明の実施例について説
明する。
明する。
第１図に本発明の実施例のブロック図を示す。
第５図の従来例と同一の部分には同一の符号を付し、詳
細な説明は省略する。
細な説明は省略する。
第５図の従来例と異なる点は、実際の命令コードを格納
するテーブルメモリ９を備えた点と、命令語内にメモリ
テーブルのアドレス情報を格納するテーブルアドレス部
１０を備えた点である。
するテーブルメモリ９を備えた点と、命令語内にメモリ
テーブルのアドレス情報を格納するテーブルアドレス部
１０を備えた点である。
テーブルメモリ９はその一部または全部が書替え可能で
、予め初期設定の段階で実行に必要とされる命令コード
を書き込んでおく。
、予め初期設定の段階で実行に必要とされる命令コード
を書き込んでおく。
本実施例においては、第２図に示すように、命令語Ｗは
３つの異なるフィールドＡ，Ｂ，およびＣから構成され
ている。これらのフィールドのうち少なくともｌつのフ
ィールドは、テーブルメモリ９のアドレス情報を格納す
るテーブルアドレス部１０である。例えば、プログラム
メモリ２のプログラム力ウンタｌの示すメモリアドレス
に格納された命令語ＷのうちフィールドＡがテーブルア
ドレス部１０であるとすると、フィールドＡの内容がテ
ーブルメモリ９のアドレス情報としてテーブルメモリ９
に出力される。テーブルメモリ９は当該アドレス情報に
相当する命令コードＯＰを演算部６に出力し、演算部６
は命令コードＯＰに基づき演算命令処理を行う。一方、
第３図に示すようにフィールドＢおよびフィールドＣに
格納された命令コードはそれぞれ違った処理を個別に実
行することとなる。これにより、常にはプログラムメモ
リ上に実際の命令コードを格納する必要がないので、命
令コードのビット数が増加しても、メモリ容量を増加す
る必要がない。この効果は、繰り返し用いられる命令コ
ードほどより顕著に現れることとなる。
３つの異なるフィールドＡ，Ｂ，およびＣから構成され
ている。これらのフィールドのうち少なくともｌつのフ
ィールドは、テーブルメモリ９のアドレス情報を格納す
るテーブルアドレス部１０である。例えば、プログラム
メモリ２のプログラム力ウンタｌの示すメモリアドレス
に格納された命令語ＷのうちフィールドＡがテーブルア
ドレス部１０であるとすると、フィールドＡの内容がテ
ーブルメモリ９のアドレス情報としてテーブルメモリ９
に出力される。テーブルメモリ９は当該アドレス情報に
相当する命令コードＯＰを演算部６に出力し、演算部６
は命令コードＯＰに基づき演算命令処理を行う。一方、
第３図に示すようにフィールドＢおよびフィールドＣに
格納された命令コードはそれぞれ違った処理を個別に実
行することとなる。これにより、常にはプログラムメモ
リ上に実際の命令コードを格納する必要がないので、命
令コードのビット数が増加しても、メモリ容量を増加す
る必要がない。この効果は、繰り返し用いられる命令コ
ードほどより顕著に現れることとなる。
また、第４図に示すように、命令語中のＡフィールドが
テーブルアドレス部１０で演算命令の命令コードのアド
レス情報が書き込まれており、Ｂフィールドには転送命
令の命令コードが書き込まれている場合にはＢフィール
ドの命令コードをデコードして実行後、この実行結果を
元にＡフィールドの演算命令をテーブルメモリを参照し
てデコードし実行することも可能である。このようにそ
れぞれの特徴を組み合わせることで、実行速度の向上が
図れるとともに柔軟性のある設計が可能である。
テーブルアドレス部１０で演算命令の命令コードのアド
レス情報が書き込まれており、Ｂフィールドには転送命
令の命令コードが書き込まれている場合にはＢフィール
ドの命令コードをデコードして実行後、この実行結果を
元にＡフィールドの演算命令をテーブルメモリを参照し
てデコードし実行することも可能である。このようにそ
れぞれの特徴を組み合わせることで、実行速度の向上が
図れるとともに柔軟性のある設計が可能である。
本発明は、以上のように構成したので、命令語のビット
数を増やすことなく、命令コード長が長い複雑な命令コ
ードを使用することができるので、プログラムメモリの
容量を増加させずに性能を向上させることができるとい
う効果を奏する。
数を増やすことなく、命令コード長が長い複雑な命令コ
ードを使用することができるので、プログラムメモリの
容量を増加させずに性能を向上させることができるとい
う効果を奏する。
第１図は本発明の実施例のブロック図、第２図は本発明
の動作の概要説明図、 第３図は本発明の動作態様の説明図、 第４図は本発明の他の動作態様の説明図、第５図は従来
例のブロック図である。 １・・・プログラムカウンタ ２・・・プログラムメモリ ３・・・ＣＰＵ ４・・・内部メモリ ５・・・レジスタ ６・・・演算部 ７・・・Ｉ／Ｏインターフヱイス ８・・・データパス ９・・・テーブルメモリ １０・・・テーブルアドレス部 Ａ，Ｂ，Ｃ・・・フィールド ０Ｐ・・・命令コー ド Ｗ・・・命令語 本横シ何Ｏ婁施例のフ′ロー７７目 甚 Ｉ 回 Ａ．Ｂ．Ｃ： フイールト′ ＯＰ： 司卜冫コート ネ４を〇月ｆ′）會カイ乍のホ澤ｉ宇カ１ａ月図名 ２
回 Ａ，Ｂ，Ｃ ：フィールド 本イ色ａ月０重刀イ′ｌ＝烹１条の１え』月ａ苓 ３ 図 ＩＯ：テーアルアドレス部 驚 Ｗ：画 Ａ ＢＣ’ フィーノレト゛ ネ老朗＾他ＩＱｖＪ仔尾提ｎ貌朗図 第 ．４ 回
の動作の概要説明図、 第３図は本発明の動作態様の説明図、 第４図は本発明の他の動作態様の説明図、第５図は従来
例のブロック図である。 １・・・プログラムカウンタ ２・・・プログラムメモリ ３・・・ＣＰＵ ４・・・内部メモリ ５・・・レジスタ ６・・・演算部 ７・・・Ｉ／Ｏインターフヱイス ８・・・データパス ９・・・テーブルメモリ １０・・・テーブルアドレス部 Ａ，Ｂ，Ｃ・・・フィールド ０Ｐ・・・命令コー ド Ｗ・・・命令語 本横シ何Ｏ婁施例のフ′ロー７７目 甚 Ｉ 回 Ａ．Ｂ．Ｃ： フイールト′ ＯＰ： 司卜冫コート ネ４を〇月ｆ′）會カイ乍のホ澤ｉ宇カ１ａ月図名 ２
回 Ａ，Ｂ，Ｃ ：フィールド 本イ色ａ月０重刀イ′ｌ＝烹１条の１え』月ａ苓 ３ 図 ＩＯ：テーアルアドレス部 驚 Ｗ：画 Ａ ＢＣ’ フィーノレト゛ ネ老朗＾他ＩＱｖＪ仔尾提ｎ貌朗図 第 ．４ 回
Claims (1)
- 【特許請求の範囲】 命令語（Ｗ）を含むプログラムデータを格納するプログ
ラムメモリ（２）と、前記命令語（Ｗ）に基づいて処理
を行う演算部（６）と、を備えた演算命令処理装置にお
いて、 前記演算命令処理装置は命令コード（ＯＰ）を格納する
書き換え可能なテーブルメモリ（９）を備え、 前記命令語（Ｗ）は前記テーブルメモリ（９）内のアド
レスを指定するアドレス指定部（１０）を有し、 前記演算部（６）は前記アドレス指定部（１０）の内容
に基づいて前記テーブルメモリ（９）から前記命令コー
ド（ＯＰ）を読出して演算命令処理を行うことを特徴と
する演算命令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189591A JPH0354632A (ja) | 1989-07-21 | 1989-07-21 | 演算命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189591A JPH0354632A (ja) | 1989-07-21 | 1989-07-21 | 演算命令処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354632A true JPH0354632A (ja) | 1991-03-08 |
Family
ID=16243882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189591A Pending JPH0354632A (ja) | 1989-07-21 | 1989-07-21 | 演算命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081148A (ko) * | 2000-02-08 | 2001-08-29 | 강은경 | 시원한 기브스 |
| KR20010083431A (ko) * | 2000-02-14 | 2001-09-01 | 강은경 | 절취선이 있는＂ 땀 흡수(충격흡수)층이 장착된 통풍가능한 ｃａｓｔ＂ |
-
1989
- 1989-07-21 JP JP1189591A patent/JPH0354632A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081148A (ko) * | 2000-02-08 | 2001-08-29 | 강은경 | 시원한 기브스 |
| KR20010083431A (ko) * | 2000-02-14 | 2001-09-01 | 강은경 | 절취선이 있는＂ 땀 흡수(충격흡수)층이 장착된 통풍가능한 ｃａｓｔ＂ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06332792A (ja) | データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路 | |
| JPS6313215B2 (ja) | ||
| JPH06332695A (ja) | データ処理装置及びその制御回路 | |
| JP2970821B2 (ja) | データ処理装置 | |
| JPH0354632A (ja) | 演算命令処理装置 | |
| JP2520882B2 (ja) | デ−タ処理装置およびデ−タ処理方法 | |
| JPH0218729B2 (ja) | ||
| JPH0222413B2 (ja) | ||
| JPH0546389A (ja) | 並列処理装置 | |
| JPH03204029A (ja) | 情報処理装置 | |
| JPH0553804A (ja) | 並列処理装置 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPS62251930A (ja) | 情報処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JP3651099B2 (ja) | プログラマブルコントローラ | |
| JPH04177428A (ja) | オペランドアドレス受渡し用レジスタを備えたデータ処理装置 | |
| JPH0752416B2 (ja) | マイクロコンピユ−タ・システム | |
| JPH04280325A (ja) | パイプライン型プロセッサ | |
| JPS63276126A (ja) | 命令デコ−ド回路 | |
| JPH0636161B2 (ja) | 情報処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH04186431A (ja) | データプロセッサ | |
| JPH03164945A (ja) | データ処理装置 |