JPH06332695A - データ処理装置及びその制御回路 - Google Patents
データ処理装置及びその制御回路Info
- Publication number
- JPH06332695A JPH06332695A JP5120014A JP12001493A JPH06332695A JP H06332695 A JPH06332695 A JP H06332695A JP 5120014 A JP5120014 A JP 5120014A JP 12001493 A JP12001493 A JP 12001493A JP H06332695 A JPH06332695 A JP H06332695A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- bit
- instruction
- designating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 61
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000003780 insertion Methods 0.000 claims abstract description 4
- 230000037431 insertion Effects 0.000 claims abstract description 4
- 238000013500 data storage Methods 0.000 claims 2
- 238000000605 extraction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 14
- 239000000284 extract Substances 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 3
- OFFWOVJBSQMVPI-RMLGOCCBSA-N Kaletra Chemical compound N1([C@@H](C(C)C)C(=O)N[C@H](C[C@H](O)[C@H](CC=2C=CC=CC=2)NC(=O)COC=2C(=CC=CC=2C)C)CC=2C=CC=CC=2)CCCNC1=O.N([C@@H](C(C)C)C(=O)N[C@H](C[C@H](O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1SC=NC=1)CC=1C=CC=CC=1)C(=O)N(C)CC1=CSC(C(C)C)=N1 OFFWOVJBSQMVPI-RMLGOCCBSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 「レジスタ上の特定のバイト位置に対してデ
ータの挿入, 抽出を行う処理」を高速かつ短い命令コー
ドサイズで実現することが可能なデータ処理装置及びそ
の制御回路の提供を目的とする。 【構成】 オペレーションコード部4011, 4014, ソース
オペランド指定部4012, デスティネーションオペランド
指定部4015にて構成される命令コードをデコードするマ
イクロデコーダ250 を備え、デコード結果からデスティ
ネーションレジスタ上の特定のビット領域（オペレーシ
ョンコード部4014の値によって定まる領域）にソースデ
ータ（汎用レジスタファイル206 のレジスタまたはメモ
リ104)をの特定のビット領域を挿入したり、ソースレジ
スタ上の特定のビット領域（オペレーションコード部40
11の値によって定まる領域）を抽出してデスティネーシ
ョン（汎用レジスタファイル206 のレジスタまたはメモ
リ104)の特定のビット領域に格納するように構成されて
いる。
ータの挿入, 抽出を行う処理」を高速かつ短い命令コー
ドサイズで実現することが可能なデータ処理装置及びそ
の制御回路の提供を目的とする。 【構成】 オペレーションコード部4011, 4014, ソース
オペランド指定部4012, デスティネーションオペランド
指定部4015にて構成される命令コードをデコードするマ
イクロデコーダ250 を備え、デコード結果からデスティ
ネーションレジスタ上の特定のビット領域（オペレーシ
ョンコード部4014の値によって定まる領域）にソースデ
ータ（汎用レジスタファイル206 のレジスタまたはメモ
リ104)をの特定のビット領域を挿入したり、ソースレジ
スタ上の特定のビット領域（オペレーションコード部40
11の値によって定まる領域）を抽出してデスティネーシ
ョン（汎用レジスタファイル206 のレジスタまたはメモ
リ104)の特定のビット領域に格納するように構成されて
いる。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
更に詳述すれば、レジスタ上の特定のビット領域に対し
てデータの挿入, 抽出が可能な命令を備えたデータ処理
装置に関し、またその制御回路に関する。
更に詳述すれば、レジスタ上の特定のビット領域に対し
てデータの挿入, 抽出が可能な命令を備えたデータ処理
装置に関し、またその制御回路に関する。
【０００２】
【従来の技術】プリンタなどの描画処理では、バイト単
位のピクセルデータの処理が必要となることが多い。具
体的には、レジスタ上の任意のバイト位置にピクセルデ
ータを挿入したり、あるいはレジスタ上の任意のバイト
位置に存在するピクセルデータを抽出する処理が頻繁に
行われる。このような処理をサポートする命令として、
たとえばＡＭＤ社製32ビットマイクロプロセッサ”Am29
000 ”シリーズにおいてはEXBYTE, EXHW, EXHWS, INBYT
E,INHW の各命令が用意されている。上述の”Am29000
”シリーズに用意されている各命令の命令フォーマッ
トを図13の模式図に示す。
位のピクセルデータの処理が必要となることが多い。具
体的には、レジスタ上の任意のバイト位置にピクセルデ
ータを挿入したり、あるいはレジスタ上の任意のバイト
位置に存在するピクセルデータを抽出する処理が頻繁に
行われる。このような処理をサポートする命令として、
たとえばＡＭＤ社製32ビットマイクロプロセッサ”Am29
000 ”シリーズにおいてはEXBYTE, EXHW, EXHWS, INBYT
E,INHW の各命令が用意されている。上述の”Am29000
”シリーズに用意されている各命令の命令フォーマッ
トを図13の模式図に示す。
【０００３】各命令の命令コードはいずれも32ビット(4
バイト) 固定長であり、先頭の１バイトがオペレーショ
ンコードである。オペレーションコードは、EXBYTE命令
301 では”0000101M”に、EXHW命令302では”0111110
M”に、EXHWS 命令303 では”01111110”に、INBYTE命
令304 では”0000110M”に、INHW命令305 では”011110
0M”にそれぞれ設定される。
バイト) 固定長であり、先頭の１バイトがオペレーショ
ンコードである。オペレーションコードは、EXBYTE命令
301 では”0000101M”に、EXHW命令302では”0111110
M”に、EXHWS 命令303 では”01111110”に、INBYTE命
令304 では”0000110M”に、INHW命令305 では”011110
0M”にそれぞれ設定される。
【０００４】EXHWS命令のみが２オペランドを有し、他
の各命令はいずれも３オペランドを有する。各フォーマ
ットの先頭から２バイト目がデスティネーションを、３
バイト目がソースＡを、最終バイトがソースＢ(EXHWS命
令にはなく、リザーブさている）をそれぞれ指定するた
めに使用される。ソースＡオペランド及びデスティネー
ションオペランドとしてはレジスタファイルの32本のレ
ジスタ０〜31番の内のいずれかを指定することができる
また、ソースＢオペランドとしてとしては０〜31番のい
ずれかのレジスタか、または８ビットの即値を指定する
ことができる。
の各命令はいずれも３オペランドを有する。各フォーマ
ットの先頭から２バイト目がデスティネーションを、３
バイト目がソースＡを、最終バイトがソースＢ(EXHWS命
令にはなく、リザーブさている）をそれぞれ指定するた
めに使用される。ソースＡオペランド及びデスティネー
ションオペランドとしてはレジスタファイルの32本のレ
ジスタ０〜31番の内のいずれかを指定することができる
また、ソースＢオペランドとしてとしては０〜31番のい
ずれかのレジスタか、または８ビットの即値を指定する
ことができる。
【０００５】各命令の動作を図14乃至図18の模式図に示
す。なお、図14乃至図18において、A1乃至A4はソースＡ
オペランドの第１乃至第４バイトの値を、B1乃至B4はソ
ースＢオペランドの第１乃至第４バイトの値をそれぞれ
示している。
す。なお、図14乃至図18において、A1乃至A4はソースＡ
オペランドの第１乃至第４バイトの値を、B1乃至B4はソ
ースＢオペランドの第１乃至第４バイトの値をそれぞれ
示している。
【０００６】EXBYTE命令は、図14に示されているよう
に、ソースＢオペランドの最下位バイト位置のデータ”
B4”をソースＡオペランド上の指定されたバイト位置の
データ”A2”に置き換えた値をデスティネーションレジ
スタに格納する。EXHW命令は、図15に示されているよう
に、置き換えるデータのサイズがEXBYTE命令ではバイト
であったのを２バイトにしたものである。
に、ソースＢオペランドの最下位バイト位置のデータ”
B4”をソースＡオペランド上の指定されたバイト位置の
データ”A2”に置き換えた値をデスティネーションレジ
スタに格納する。EXHW命令は、図15に示されているよう
に、置き換えるデータのサイズがEXBYTE命令ではバイト
であったのを２バイトにしたものである。
【０００７】EXHWS命令は、図16に示されているよう
に、ソースＡオペランド上の指定された位置の２バイト
データを32ビットに符号拡張してデスティネーションレ
ジスタに格納する。INBYTE命令は、図17に示されている
ように、ソースＡオペランド上の指定されたバイト位置
のデータ”A2”をソースＢオペランドの最下位バイト位
置のデータ”B4”に置き換えた値をデスティネーション
レジスタに格納する。
に、ソースＡオペランド上の指定された位置の２バイト
データを32ビットに符号拡張してデスティネーションレ
ジスタに格納する。INBYTE命令は、図17に示されている
ように、ソースＡオペランド上の指定されたバイト位置
のデータ”A2”をソースＢオペランドの最下位バイト位
置のデータ”B4”に置き換えた値をデスティネーション
レジスタに格納する。
【０００８】INHW命令は、図18に示されているように、
命令置き換えるデータのサイズがINBYTE命令ではバイト
であったのを２バイトにしたものである。なお、ソース
Ａオペランド上の対象データの位置の指定は、 ALUステ
ータスレジスタのバイトポジションフィールドの値で示
される。
命令置き換えるデータのサイズがINBYTE命令ではバイト
であったのを２バイトにしたものである。なお、ソース
Ａオペランド上の対象データの位置の指定は、 ALUステ
ータスレジスタのバイトポジションフィールドの値で示
される。
【０００９】
【発明が解決しようとする課題】上述のような従来のデ
ータ処理装置が備えている「レジスタ上の特定のバイト
位置に対してデータの挿入, 抽出を行う命令」では、バ
イト位置の指定を制御レジスタの値で示すため、これら
の命令を実行する前に予め制御レジスタへの処理対象の
バイト位置の設定を行う必要がある。このため、本来の
命令を実行する他に１命令以上の実行が必要になるの
で、処理時間と命令コードサイズとが長くなるという問
題点があった。
ータ処理装置が備えている「レジスタ上の特定のバイト
位置に対してデータの挿入, 抽出を行う命令」では、バ
イト位置の指定を制御レジスタの値で示すため、これら
の命令を実行する前に予め制御レジスタへの処理対象の
バイト位置の設定を行う必要がある。このため、本来の
命令を実行する他に１命令以上の実行が必要になるの
で、処理時間と命令コードサイズとが長くなるという問
題点があった。
【００１０】また、これらの命令は、挿入するデータあ
るいは抽出先のオペランドとしてはレジスタのみが指定
可能であるため、これらのデータがメモリにある場合に
はレジスタ−メモリ間転送を前もって行う必要が生じ
る。このため、そのような場合にも本来の命令を実行す
る他に１命令以上の実行が必要となり、上述同様に処理
時間と命令コードサイズとが長くなるという問題点があ
った。
るいは抽出先のオペランドとしてはレジスタのみが指定
可能であるため、これらのデータがメモリにある場合に
はレジスタ−メモリ間転送を前もって行う必要が生じ
る。このため、そのような場合にも本来の命令を実行す
る他に１命令以上の実行が必要となり、上述同様に処理
時間と命令コードサイズとが長くなるという問題点があ
った。
【００１１】本発明は上述のような問題点を解決するた
めになされたものであり、「レジスタ上の特定のバイト
位置に対してデータの挿入, 抽出を行う処理」を実行可
能であって、命令コード中にバイト位置を示す情報を含
ませ、挿入するデータ及び抽出先としてレジスタのみな
らずメモリをも指定可能にして高速かつ短い命令コード
サイズで実現することが可能なデータ処理装置及びその
制御回路の提供を目的とする。
めになされたものであり、「レジスタ上の特定のバイト
位置に対してデータの挿入, 抽出を行う処理」を実行可
能であって、命令コード中にバイト位置を示す情報を含
ませ、挿入するデータ及び抽出先としてレジスタのみな
らずメモリをも指定可能にして高速かつ短い命令コード
サイズで実現することが可能なデータ処理装置及びその
制御回路の提供を目的とする。
【００１２】
【課題を解決するための手段】本発明に係るデータ処理
装置は、オペレーションコード部, ソースオペランド指
定部, デスティネーションオペランド指定部を含む命令
コードをデコードすることにより、デスティネーション
レジスタ上の特定のビット領域（オペレーションコード
部の値によって定まる領域）を指定し、その領域にレジ
スタまたはメモリに位置するソースデータを挿入した
り、ソースレジスタ上の特定のビット領域（オペレーシ
ョンコード部の値によって定まる領域）を指定し、その
領域を抽出してデスティネーション（レジスタまたはメ
モリ）に格納するように構成されている。
装置は、オペレーションコード部, ソースオペランド指
定部, デスティネーションオペランド指定部を含む命令
コードをデコードすることにより、デスティネーション
レジスタ上の特定のビット領域（オペレーションコード
部の値によって定まる領域）を指定し、その領域にレジ
スタまたはメモリに位置するソースデータを挿入した
り、ソースレジスタ上の特定のビット領域（オペレーシ
ョンコード部の値によって定まる領域）を指定し、その
領域を抽出してデスティネーション（レジスタまたはメ
モリ）に格納するように構成されている。
【００１３】また、本発明に係るデータ処理装置の制御
回路は、上述のような制御の各ステップををマイクロプ
ログラムにより実行する。
回路は、上述のような制御の各ステップををマイクロプ
ログラムにより実行する。
【００１４】
【作用】本発明に係るデータ処理装置では、「レジスタ
上の特定のバイト位置に対してデータの挿入, 抽出を行
う命令」の実行に際して、命令コードに含まれている挿
入, 抽出対象のバイト位置を示す情報に従っバイト位置
を指定するので、従来は必要であったバイト位置情報の
設定のための命令を必要とせず、１命令で実行する。ま
た、挿入データ, 抽出先としてメモリをも指定すること
が出来るので、メモリ−レジスタ間転送を予め行う必要
なしに、１命令で実行する。
上の特定のバイト位置に対してデータの挿入, 抽出を行
う命令」の実行に際して、命令コードに含まれている挿
入, 抽出対象のバイト位置を示す情報に従っバイト位置
を指定するので、従来は必要であったバイト位置情報の
設定のための命令を必要とせず、１命令で実行する。ま
た、挿入データ, 抽出先としてメモリをも指定すること
が出来るので、メモリ−レジスタ間転送を予め行う必要
なしに、１命令で実行する。
【００１５】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図２は、本発明に係るデータ処理装置に
用意されている GETxx命令、 PUTxx命令の命令フォーマ
ットを示す模式図である。なお、 GETxx命令はレジスタ
上の特定のバイト位置からデータを抽出する命令であ
り、 PUTxx命令はレジスタ上の特定のバイト位置にデー
タを挿入する命令である。
いて詳述する。図２は、本発明に係るデータ処理装置に
用意されている GETxx命令、 PUTxx命令の命令フォーマ
ットを示す模式図である。なお、 GETxx命令はレジスタ
上の特定のバイト位置からデータを抽出する命令であ
り、 PUTxx命令はレジスタ上の特定のバイト位置にデー
タを挿入する命令である。
【００１６】図２において、参照符号401 は上述の両命
令のフォーマットを示している。これらの命令のフォー
マット401 は、先頭から第１オペレーションコード部
（１バイト）4011, ソースオペランド指定部（１バイ
ト）4012, ソースオペランド拡張部（０〜２バイト）40
13, 第２オペレーションコード部（１バイト）４０１
４，デスティネーションオペランド指定部（１バイト）
４０１５， デスティネーションオペランド拡張部（０
〜２バイト）4016が順に配列されて構成されている。
令のフォーマットを示している。これらの命令のフォー
マット401 は、先頭から第１オペレーションコード部
（１バイト）4011, ソースオペランド指定部（１バイ
ト）4012, ソースオペランド拡張部（０〜２バイト）40
13, 第２オペレーションコード部（１バイト）４０１
４，デスティネーションオペランド指定部（１バイト）
４０１５， デスティネーションオペランド拡張部（０
〜２バイト）4016が順に配列されて構成されている。
【００１７】ソースオペランド指定部4012とデスティネ
ーションオペランド指定部4015とでは、図３の模式図に
示されているようなフォーマットのアドレシッシングモ
ードを指定することが可能であり、アドレッシングモー
ドによっては16ビットまたは32ビットの拡張部がオペラ
ンド指定部の後に位置する場合がある。
ーションオペランド指定部4015とでは、図３の模式図に
示されているようなフォーマットのアドレシッシングモ
ードを指定することが可能であり、アドレッシングモー
ドによっては16ビットまたは32ビットの拡張部がオペラ
ンド指定部の後に位置する場合がある。
【００１８】図３において、参照符号411 はレジスタ直
接アドレッシングモードの、412 はレジスタ間接アドレ
ッシングモードの、413 は16ビットレジスタ相対間接ア
ドレッシングモードの、414 は32ビットレジスタ相対間
接アドレッシングモードの、415 は16ビット絶対アドレ
ッシングモードの、416 は32ビット絶対アドレッシング
モードのフォーマットをそれぞれ示している。
接アドレッシングモードの、412 はレジスタ間接アドレ
ッシングモードの、413 は16ビットレジスタ相対間接ア
ドレッシングモードの、414 は32ビットレジスタ相対間
接アドレッシングモードの、415 は16ビット絶対アドレ
ッシングモードの、416 は32ビット絶対アドレッシング
モードのフォーマットをそれぞれ示している。
【００１９】但し、 GETxx命令のソースオペランドと P
UTxx命令のデスティネーションオペランドとは、レジス
タ直接アドレッシングモードのみを指定することが可能
であり、また第２オペレーションコード部4014の値によ
りそれぞれの命令の区別がなされる。
UTxx命令のデスティネーションオペランドとは、レジス
タ直接アドレッシングモードのみを指定することが可能
であり、また第２オペレーションコード部4014の値によ
りそれぞれの命令の区別がなされる。
【００２０】図４は GETxx命令の動作を示す模式図であ
る。なお、この図４に示されている例では、ソースオペ
ランドはレジスタに、デスティネーションオペランドは
レジスタまたはメモリになっている。
る。なお、この図４に示されている例では、ソースオペ
ランドはレジスタに、デスティネーションオペランドは
レジスタまたはメモリになっている。
【００２１】GETB0命令は、ソースオペランドの先頭か
ら１バイト目のバイトデータ”Ａ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
ら１バイト目のバイトデータ”Ａ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
【００２２】GETB1命令は、ソースオペランドの先頭か
ら２バイト目のバイトデータ”Ｂ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
ら２バイト目のバイトデータ”Ｂ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
【００２３】GETB2命令は、ソースオペランドの先頭か
ら３バイト目のバイトデータ”Ｃ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
ら３バイト目のバイトデータ”Ｃ”を抽出し、これをデ
スティネーションオペランドの最下位バイトと入れ換え
るか、またはメモリにバイトデータとして書き込む。
【００２４】換言すれば、 GETB0命令がソースオペラン
ドの先頭から１バイト目のバイトデータを抽出したのに
対して、 GETB1命令ではソースオペランド先頭から２バ
イト目のバイトデータを、 GETB2命令では先頭から３バ
イト目のバイトデータをそれぞれ抽出する。
ドの先頭から１バイト目のバイトデータを抽出したのに
対して、 GETB1命令ではソースオペランド先頭から２バ
イト目のバイトデータを、 GETB2命令では先頭から３バ
イト目のバイトデータをそれぞれ抽出する。
【００２５】GETH0命令は、ソースオペランドの先頭か
ら１バイト目及び２バイト目の２バイトデータ”Ａ，
Ｂ”を抽出し、これをデスティネーションオペランドの
最下位２バイトと入れ換えるか、またはメモリに２バイ
トデータとして書き込む。
ら１バイト目及び２バイト目の２バイトデータ”Ａ，
Ｂ”を抽出し、これをデスティネーションオペランドの
最下位２バイトと入れ換えるか、またはメモリに２バイ
トデータとして書き込む。
【００２６】GETH1命令は、ソースオペランドの先頭か
ら２バイト目及び３バイト目の２バイトデータ”Ｂ，
Ｃ”を抽出し、これをデスティネーションオペランドの
最下位２バイトと入れ換えるか、またはメモリに２バイ
トデータとして書き込む。
ら２バイト目及び３バイト目の２バイトデータ”Ｂ，
Ｃ”を抽出し、これをデスティネーションオペランドの
最下位２バイトと入れ換えるか、またはメモリに２バイ
トデータとして書き込む。
【００２７】図５は PUTxx命令の動作を示す模式図であ
る。なお、この図５に示されている例では、ソースオペ
ランドはレジスタまたはメモリに、デスティネーション
オペランドはレジスタになっている。
る。なお、この図５に示されている例では、ソースオペ
ランドはレジスタまたはメモリに、デスティネーション
オペランドはレジスタになっている。
【００２８】PUTB0命令は、ソースオペランドの最下位
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から１バイト目のデータと
入れ換える。
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から１バイト目のデータと
入れ換える。
【００２９】PUTB1命令は、ソースオペランドの最下位
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から２バイト目のデータと
入れ換える。
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から２バイト目のデータと
入れ換える。
【００３０】PUTB2命令は、ソースオペランドの最下位
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から３バイト目のデータと
入れ換える。
バイトまたはメモリの１バイトデータ”Ａ”をデスティ
ネーションオペランドの先頭から３バイト目のデータと
入れ換える。
【００３１】PUTH0命令は、ソースオペランドの最下位
２バイトまたはメモリの２バイトデータをデスティネー
ションオペランドの先頭から１バイト目及び２バイト目
のデータ”Ａ，Ｂ”と入れ換える。
２バイトまたはメモリの２バイトデータをデスティネー
ションオペランドの先頭から１バイト目及び２バイト目
のデータ”Ａ，Ｂ”と入れ換える。
【００３２】PUTH1命令は、ソースオペランドの最下位
２バイトまたはメモリの２バイトデータ”Ａ，Ｂ”をデ
スティネーションオペランドの先頭から２バイト目及び
３バイト目のデータと入れ換える。
２バイトまたはメモリの２バイトデータ”Ａ，Ｂ”をデ
スティネーションオペランドの先頭から２バイト目及び
３バイト目のデータと入れ換える。
【００３３】図６は、本発明のデータ処理装置の全体の
構成を示すブロック図である。図６において、参照符号
101はアドレスバス（32ビット幅）を、 102はデータバ
ス（32ビット幅）を、 103はプロセッサを、 104はプロ
セッサ103 外部のメモリをそれぞれ示している。なお、
メモリ104 とプロセッサ103 とはアドレスバス101 及び
データバス102で接続されている。
構成を示すブロック図である。図６において、参照符号
101はアドレスバス（32ビット幅）を、 102はデータバ
ス（32ビット幅）を、 103はプロセッサを、 104はプロ
セッサ103 外部のメモリをそれぞれ示している。なお、
メモリ104 とプロセッサ103 とはアドレスバス101 及び
データバス102で接続されている。
【００３４】プロセッサ103 は、バスI/F 部105,命令フ
ェッチ部106,命令デコード部107,命令実行制御部108,マ
イクロROM 109 及び命令実行部110 等で構成されてい
る。バスI/F 部105 はメモリ104 とアドレスバス101 及
びデータバス102 で接続されており、メモリ104 に対し
て命令, データのアクセスを行う。
ェッチ部106,命令デコード部107,命令実行制御部108,マ
イクロROM 109 及び命令実行部110 等で構成されてい
る。バスI/F 部105 はメモリ104 とアドレスバス101 及
びデータバス102 で接続されており、メモリ104 に対し
て命令, データのアクセスを行う。
【００３５】命令フェッチ部106 はバスI/F 部105 及び
命令デコード部107 と接続されており、バスI/F 部105
に対する命令フェッチ要求と、バスI/F 部105 がフェッ
チした命令の命令デコード部107 への出力とを制御す
る。命令デコード部107 は命令フェッチ部106 及び命令
実行制御部108 と接続されており、、命令フェッチ部10
6 から受け取った命令をデコードし、その命令に必要な
情報を命令実行実行制御部108 へ出力する。
命令デコード部107 と接続されており、バスI/F 部105
に対する命令フェッチ要求と、バスI/F 部105 がフェッ
チした命令の命令デコード部107 への出力とを制御す
る。命令デコード部107 は命令フェッチ部106 及び命令
実行制御部108 と接続されており、、命令フェッチ部10
6 から受け取った命令をデコードし、その命令に必要な
情報を命令実行実行制御部108 へ出力する。
【００３６】命令実行制御部108 はバスI/F 部105,命令
デコード部107 及び命令実行部110と接続されている。
この命令実行制御部108 にはマイクロプログラムを格納
したメモリであるマイクロROM 109 が内蔵されており、
命令デコード部107 から出力された情報に基づいてマイ
クロROM 109 をアクセスしてマイクロ命令をフェッチ
し、それをデコードして命令実行部110 を制御するため
の種々の制御信号を出力する。命令実行部110 は命令実
行制御部108 及びバスI/F 部105 と接続されており、命
令実行制御部108 から出力される制御信号に従って命令
を実行する。
デコード部107 及び命令実行部110と接続されている。
この命令実行制御部108 にはマイクロプログラムを格納
したメモリであるマイクロROM 109 が内蔵されており、
命令デコード部107 から出力された情報に基づいてマイ
クロROM 109 をアクセスしてマイクロ命令をフェッチ
し、それをデコードして命令実行部110 を制御するため
の種々の制御信号を出力する。命令実行部110 は命令実
行制御部108 及びバスI/F 部105 と接続されており、命
令実行制御部108 から出力される制御信号に従って命令
を実行する。
【００３７】図１は、図６に示されている命令実行部11
0 の詳細な構成と、バスI/F 部105及び命令実行制御部1
08 との接続状態を示すブロック図である。図１におい
て、参照符号201, 202, 203 は命令実行部110 の内部バ
スである。具体的には、参照符号201 はS1バス（32ビッ
ト）を、202 はS2バス（32ビット）を、203 はＤバス
（32ビット）をそれぞれ示しており、命令実行部110 内
で実行されるデータ演算に使用される。
0 の詳細な構成と、バスI/F 部105及び命令実行制御部1
08 との接続状態を示すブロック図である。図１におい
て、参照符号201, 202, 203 は命令実行部110 の内部バ
スである。具体的には、参照符号201 はS1バス（32ビッ
ト）を、202 はS2バス（32ビット）を、203 はＤバス
（32ビット）をそれぞれ示しており、命令実行部110 内
で実行されるデータ演算に使用される。
【００３８】参照符号204 はメモリアドレスレジスタ
（32ビット）であり、アクセス対象のメモリアドレスを
格納するために備えられている。このメモリアドレスレ
ジスタ204 は、Ｄバス203 からの入力経路と、S1バス20
1 及びバスI/F 部105 への出力経路とを備えている。
（32ビット）であり、アクセス対象のメモリアドレスを
格納するために備えられている。このメモリアドレスレ
ジスタ204 は、Ｄバス203 からの入力経路と、S1バス20
1 及びバスI/F 部105 への出力経路とを備えている。
【００３９】参照符号205 は作業用レジスタであり、Ｄ
バス203 からの入力経路と、S1バス201 及びS2バス202
への出力経路とを備えている。参照符号206 は汎用レジ
スタファイルであり、32ビット幅の汎用レジスタを16本
備えている。この汎用レジスタファイル206 を構成する
各汎用レジスタは、それぞれＤバス203 からの入力経路
と、S1バス201 及びS2バス202 への出力経路とを備えて
おり、命令実行制御部108 から与えられるレジスタ番号
を指定する信号（以下、レジスタ番号指定信号という）
212 により16本の内のいずれかの汎用レジスタが指定さ
れてアクセスされる。
バス203 からの入力経路と、S1バス201 及びS2バス202
への出力経路とを備えている。参照符号206 は汎用レジ
スタファイルであり、32ビット幅の汎用レジスタを16本
備えている。この汎用レジスタファイル206 を構成する
各汎用レジスタは、それぞれＤバス203 からの入力経路
と、S1バス201 及びS2バス202 への出力経路とを備えて
おり、命令実行制御部108 から与えられるレジスタ番号
を指定する信号（以下、レジスタ番号指定信号という）
212 により16本の内のいずれかの汎用レジスタが指定さ
れてアクセスされる。
【００４０】参照符号207 はテンポラリラッチ（32ビッ
ト）であり、S1バス201 の値を入力し、その内の第１選
択出力回路210 によって選択されたバイトのみをＤバス
203へ出力する。具体的には、テンポラリラッチ207 はS
1バス201 から４バイト（１ワード）のデータを入力
し、第１選択出力回路210 により選択されたバイトデー
タのみをＤバス203 へ出力する。
ト）であり、S1バス201 の値を入力し、その内の第１選
択出力回路210 によって選択されたバイトのみをＤバス
203へ出力する。具体的には、テンポラリラッチ207 はS
1バス201 から４バイト（１ワード）のデータを入力
し、第１選択出力回路210 により選択されたバイトデー
タのみをＤバス203 へ出力する。
【００４１】参照符号208 はALU であり、S1バス201 上
のデータとS2バス202 上のデータとの間で加減算及び論
理演算を行なう。また、S1バス201 上のデータまたはS2
バス202 上のデータをそのまま出力する機能も有してい
る。このALU 208 による演算結果の内の第２選択出力回
路211 によって選択されたバイトのみがＤバス203 へ出
力される。
のデータとS2バス202 上のデータとの間で加減算及び論
理演算を行なう。また、S1バス201 上のデータまたはS2
バス202 上のデータをそのまま出力する機能も有してい
る。このALU 208 による演算結果の内の第２選択出力回
路211 によって選択されたバイトのみがＤバス203 へ出
力される。
【００４２】参照符号209 はシフト回路であり、S1バス
201 から与えられるデータの下位８ビットの値に従っ
て、S2バス202 から出力されたデータを左右方向にシフ
トし、Ｄバス203 へ出力する。
201 から与えられるデータの下位８ビットの値に従っ
て、S2バス202 から出力されたデータを左右方向にシフ
トし、Ｄバス203 へ出力する。
【００４３】第１選択出力回路210 は、上述の如く、テ
ンポラリラッチ207 の出力をバイト単位で選択してＤバ
ス203 へ出力する。第２選択出力回路211 は、上述の如
く、ALU 208 の出力をバイト単位で選択してＤバス203
へ出力する。
ンポラリラッチ207 の出力をバイト単位で選択してＤバ
ス203 へ出力する。第２選択出力回路211 は、上述の如
く、ALU 208 の出力をバイト単位で選択してＤバス203
へ出力する。
【００４４】図１に示されている命令実行部110 はバス
I/F 部105 と接続されている。バスI/F 部105 はデータ
バス102 を介してメモリ104 からリードアクセスしたデ
ータをS2バス202 へ出力し、ライトデータをＤバス203
から入力してメモリ104 にライトアクセスする。バスI/
F 部105 がメモリ104 をアクセスする際のアドレスはメ
モリアドレスレジスタ204 が保持しているアドレスを使
用する。
I/F 部105 と接続されている。バスI/F 部105 はデータ
バス102 を介してメモリ104 からリードアクセスしたデ
ータをS2バス202 へ出力し、ライトデータをＤバス203
から入力してメモリ104 にライトアクセスする。バスI/
F 部105 がメモリ104 をアクセスする際のアドレスはメ
モリアドレスレジスタ204 が保持しているアドレスを使
用する。
【００４５】また命令実行部110 は命令実行制御部108
とも接続されている。命令実行制御部108 には、前述の
如くマイクロプログラムを格納したマイクロROM 109 が
備えられているが、更にマイクロプログラムをデコード
するマイクロデコーダ250 が備えられている。
とも接続されている。命令実行制御部108 には、前述の
如くマイクロプログラムを格納したマイクロROM 109 が
備えられているが、更にマイクロプログラムをデコード
するマイクロデコーダ250 が備えられている。
【００４６】マイクロデコーダ250 は、マイクロROM 10
9 から読み出されたマイクロプログラムをデコードする
ことにより、マイクロ命令が指定する種々の情報、たと
えば前述のレジスタ番号指定信号212 を汎用レジスタフ
ァイル206 へ出力し、８ビット定数を示す信号（以下、
定数データ信号という)214をS1バス201 の下位８ビット
へ出力し、また命令コードの拡張部の値を指定する信号
（以下、拡張部データ信号という）213 をS2バス202 へ
出力し、更に後述する選択出力制御信号215 を両選択出
力回路210, 211へ出力する。なお、命令実行制御部108
は命令実行部110 の各ハードウエアの動作を制御する制
御信号, バスI/F 部105 へのアクセス要求等の制御信号
等も生成して出力する。
9 から読み出されたマイクロプログラムをデコードする
ことにより、マイクロ命令が指定する種々の情報、たと
えば前述のレジスタ番号指定信号212 を汎用レジスタフ
ァイル206 へ出力し、８ビット定数を示す信号（以下、
定数データ信号という)214をS1バス201 の下位８ビット
へ出力し、また命令コードの拡張部の値を指定する信号
（以下、拡張部データ信号という）213 をS2バス202 へ
出力し、更に後述する選択出力制御信号215 を両選択出
力回路210, 211へ出力する。なお、命令実行制御部108
は命令実行部110 の各ハードウエアの動作を制御する制
御信号, バスI/F 部105 へのアクセス要求等の制御信号
等も生成して出力する。
【００４７】図７は、図１に示されている第１選択出力
回路210 及び第２選択出力回路211の具体的な構成を示
す回路図である。両選択出力回路210, 211は命令実行制
御部108 から出力される選択出力制御信号215(C1〜C4)
により制御される。
回路210 及び第２選択出力回路211の具体的な構成を示
す回路図である。両選択出力回路210, 211は命令実行制
御部108 から出力される選択出力制御信号215(C1〜C4)
により制御される。
【００４８】具体的には、第１選択出力回路210 は正論
理のゲート11, 12, 13, 14で構成され、第２選択出力回
路211 は負論理のゲート21, 22, 23, 24で構成されてお
り、ゲート11と21とは選択出力制御信号215 のC1によ
り、ゲート12と22とは選択出力制御信号215 のC2によ
り、ゲート13と23とは選択出力制御信号215 のC3によ
り、ゲート14と24とは選択出力制御信号215 のC4により
それぞれ制御される。テンポラリラッチ207 の出力のビ
ット（０：７), (８：15), (16：23), (24：31）はそれ
ぞれゲート11, 12, 13, 14を介してＤバス203 のビット
（０：７), (８：15), (16：23), (24：31）にそれぞれ
接続されている。また、ALU 208 の出力のビット（０：
７), (８：15), (16：23), (24：31）はそれぞれゲート
21, 22, 23, 24を介してＤバス203 のビット（０：７),
(８：15), (16：23), (24：31）にそれぞれ接続されて
いる。
理のゲート11, 12, 13, 14で構成され、第２選択出力回
路211 は負論理のゲート21, 22, 23, 24で構成されてお
り、ゲート11と21とは選択出力制御信号215 のC1によ
り、ゲート12と22とは選択出力制御信号215 のC2によ
り、ゲート13と23とは選択出力制御信号215 のC3によ
り、ゲート14と24とは選択出力制御信号215 のC4により
それぞれ制御される。テンポラリラッチ207 の出力のビ
ット（０：７), (８：15), (16：23), (24：31）はそれ
ぞれゲート11, 12, 13, 14を介してＤバス203 のビット
（０：７), (８：15), (16：23), (24：31）にそれぞれ
接続されている。また、ALU 208 の出力のビット（０：
７), (８：15), (16：23), (24：31）はそれぞれゲート
21, 22, 23, 24を介してＤバス203 のビット（０：７),
(８：15), (16：23), (24：31）にそれぞれ接続されて
いる。
【００４９】従って、第１選択出力回路210 のゲート1
1, 12, 13, 14はそれぞれ対応する選択出力制御信号C1,
C2, C3, C4が”１”である場合にオンし、第２選択出
力回路211 のゲート21, 22, 23, 24はそれぞれ対応する
選択出力制御信号C1, C2, C3,C4が”０”である場合に
オンする。
1, 12, 13, 14はそれぞれ対応する選択出力制御信号C1,
C2, C3, C4が”１”である場合にオンし、第２選択出
力回路211 のゲート21, 22, 23, 24はそれぞれ対応する
選択出力制御信号C1, C2, C3,C4が”０”である場合に
オンする。
【００５０】換言すれば、選択出力制御信号C1が”１”
であればＤバス203 のビット（０：７) へはテンポラリ
ラッチ207 の出力のビット（０：７）が、”０”であれ
ばALU 208 の出力のビット（０：７) がそれぞれ接続さ
れる。選択出力制御信号C2が”１”であればＤバス203
のビット（８：15) へはテンポラリラッチ207 の出力の
ビット（８：15）が、”０”であればALU 208 の出力の
ビット（８：15) がそれぞれ接続される。選択出力制御
信号C3が”１”であればＤバス203 のビット（16：23)
へはテンポラリラッチ207 の出力のビット（16：23）
が、”０”であればALU 208 の出力のビット（16：23)
がそれぞれ接続される。選択出力制御信号C4が”１”で
あればＤバス203 のビット（24：31) へはテンポラリラ
ッチ207 の出力のビット（24：31）が、”０”であれば
ALU 208 の出力のビット（24：31)がそれぞれ接続され
る。
であればＤバス203 のビット（０：７) へはテンポラリ
ラッチ207 の出力のビット（０：７）が、”０”であれ
ばALU 208 の出力のビット（０：７) がそれぞれ接続さ
れる。選択出力制御信号C2が”１”であればＤバス203
のビット（８：15) へはテンポラリラッチ207 の出力の
ビット（８：15）が、”０”であればALU 208 の出力の
ビット（８：15) がそれぞれ接続される。選択出力制御
信号C3が”１”であればＤバス203 のビット（16：23)
へはテンポラリラッチ207 の出力のビット（16：23）
が、”０”であればALU 208 の出力のビット（16：23)
がそれぞれ接続される。選択出力制御信号C4が”１”で
あればＤバス203 のビット（24：31) へはテンポラリラ
ッチ207 の出力のビット（24：31）が、”０”であれば
ALU 208 の出力のビット（24：31)がそれぞれ接続され
る。
【００５１】図８は GETB0命令の実行シーケンスのマイ
クロプログラムのフローチャートを、図９はその動作説
明のためのデータの状態を示す模式図をそれぞれ示して
いる。図10は PUTB0命令の実行シーケンスのマイクロプ
ログラムのフローチャートを、図11はその動作説明のた
めのデータの状態を示す模式図をそれぞれ示している。
図12は GETxx命令と PUTxx命令とを実行させる場合のシ
フト幅値と選択出力制御信号C1〜C4の値との関係を示す
表である。
クロプログラムのフローチャートを、図９はその動作説
明のためのデータの状態を示す模式図をそれぞれ示して
いる。図10は PUTB0命令の実行シーケンスのマイクロプ
ログラムのフローチャートを、図11はその動作説明のた
めのデータの状態を示す模式図をそれぞれ示している。
図12は GETxx命令と PUTxx命令とを実行させる場合のシ
フト幅値と選択出力制御信号C1〜C4の値との関係を示す
表である。
【００５２】まず、図２，図８及び図９を参照して、 G
ETB0命令の実行シーケンスについて説明する。メモリ10
4 からフェッチされた GETB0命令の命令コードは、一旦
命令フェッチ部106 に取り込まれた後、命令デコード部
107 へ送られてデコードされる。命令デコード部107 は
まず、第１オペレーションコード部4011及びソースオペ
ランド指定部4012をデコードし、ソースオペランド用の
マイクロエントリアドレスを生成してソースオペランド
指定部4012のレジスタ番号Rnと共に命令実行制御部108
へ出力する。命令実行制御部108 は次に、第２オペレー
ションコード部4014及びデスティネーションオペランド
指定部4015をデコードし、デスティネーションオペラン
ド用マイクロエントリアドレスを生成してデスティネー
ションオペランド指定部4015のレジスタ番号Rnと拡張部
の値と共に命令実行制御部108 へ出力する。なお、デス
ティネーションオペランド用マイクロエントリアドレス
は、アドレッシングモードによって異なる。
ETB0命令の実行シーケンスについて説明する。メモリ10
4 からフェッチされた GETB0命令の命令コードは、一旦
命令フェッチ部106 に取り込まれた後、命令デコード部
107 へ送られてデコードされる。命令デコード部107 は
まず、第１オペレーションコード部4011及びソースオペ
ランド指定部4012をデコードし、ソースオペランド用の
マイクロエントリアドレスを生成してソースオペランド
指定部4012のレジスタ番号Rnと共に命令実行制御部108
へ出力する。命令実行制御部108 は次に、第２オペレー
ションコード部4014及びデスティネーションオペランド
指定部4015をデコードし、デスティネーションオペラン
ド用マイクロエントリアドレスを生成してデスティネー
ションオペランド指定部4015のレジスタ番号Rnと拡張部
の値と共に命令実行制御部108 へ出力する。なお、デス
ティネーションオペランド用マイクロエントリアドレス
は、アドレッシングモードによって異なる。
【００５３】命令実行制御部108 ではまず、マイクロRO
M 109 からソースオペランド用マイクロプログラムを読
み出してデコードし、制御信号を生成してソースオペラ
ンドのレジスタ番号を指定するためのレジスタ番号指定
信号212 と共に命令実行部110 へ出力する。ソースオペ
ランド用マイクロプログラムの処理が終了すると、次に
命令実行制御部108 はマイクロROM 109 からデスティネ
ーションオペランド用マイクロプログラムを読み出して
デコードし、制御信号を生成してデスティネーションオ
ペランドのレジスタ番号を指定するためのレジスタ番号
指定信号212 及び定数データ信号214 と共に命令実行部
110 へ出力する。
M 109 からソースオペランド用マイクロプログラムを読
み出してデコードし、制御信号を生成してソースオペラ
ンドのレジスタ番号を指定するためのレジスタ番号指定
信号212 と共に命令実行部110 へ出力する。ソースオペ
ランド用マイクロプログラムの処理が終了すると、次に
命令実行制御部108 はマイクロROM 109 からデスティネ
ーションオペランド用マイクロプログラムを読み出して
デコードし、制御信号を生成してデスティネーションオ
ペランドのレジスタ番号を指定するためのレジスタ番号
指定信号212 及び定数データ信号214 と共に命令実行部
110 へ出力する。
【００５４】命令実行部110 はまず、ソースオペランド
用マイクロプログラムにより、命令実行制御部108 が出
力するレジスタ番号（＝ソースレジスタの番号）指定信
号212 により指定される汎用レジスタファイル206 の汎
用レジスタの値をALU 208 経由で、図９に参照符号501
にて示すように作業用レジスタ205 にセットする (ステ
ップＳ11) 。次いで、命令実行部110 はデスティネーシ
ョンオペランド用マイクロプログラムにより命令を実行
する。但し、デスティネーションオペランドのアドレッ
シングモードにより処理が多少異なる。
用マイクロプログラムにより、命令実行制御部108 が出
力するレジスタ番号（＝ソースレジスタの番号）指定信
号212 により指定される汎用レジスタファイル206 の汎
用レジスタの値をALU 208 経由で、図９に参照符号501
にて示すように作業用レジスタ205 にセットする (ステ
ップＳ11) 。次いで、命令実行部110 はデスティネーシ
ョンオペランド用マイクロプログラムにより命令を実行
する。但し、デスティネーションオペランドのアドレッ
シングモードにより処理が多少異なる。
【００５５】デスティネーションが汎用レジスタファイ
ル206 のレジスタである場合には、命令実行制御部108
から定数データ信号214 によりS1バス201 に定数”24”
が、拡張部データ信号213 によりS2バス202 に作業用レ
ジスタ205 の値がそれぞれ出力される。これにより、作
業用レジスタ205 からS2バス202 へ出力された値が、図
９に参照符号502 にて示すようにシフト回路209 で24ビ
ット右シフトされる。このシフト結果の値がＤバス203
を経由して、図９に参照符号505 にて示すように作業用
レジスタ205 に再度入力される (ステップＳ15) 。
ル206 のレジスタである場合には、命令実行制御部108
から定数データ信号214 によりS1バス201 に定数”24”
が、拡張部データ信号213 によりS2バス202 に作業用レ
ジスタ205 の値がそれぞれ出力される。これにより、作
業用レジスタ205 からS2バス202 へ出力された値が、図
９に参照符号502 にて示すようにシフト回路209 で24ビ
ット右シフトされる。このシフト結果の値がＤバス203
を経由して、図９に参照符号505 にて示すように作業用
レジスタ205 に再度入力される (ステップＳ15) 。
【００５６】次に、命令実行制御部108 が出力するレジ
スタ番号（＝デスティネーションレジスタの番号）指定
信号212 により選択された汎用レジスタファイル206 の
汎用レジスタの値がS1バス201 経由でテンポラリラッチ
207 に、作業用レジスタ205の値がS2バス202 経由でALU
208 にそれぞれ入力される。ここで、選択出力制御信
号215 を(C1, C2, C3, C4)＝(1, 1, 1, 0)にすることに
より、テンポラリラッチ207 の出力のビット（０：23）
の値が第１選択出力回路210 を経由してＤバス203 のビ
ット（０：23）へ、ALU 208 の出力のビット（24：31）
が第２選択出力回路211 を経由してＤバス203 のビット
（24：31）へそれぞれ出力される。
スタ番号（＝デスティネーションレジスタの番号）指定
信号212 により選択された汎用レジスタファイル206 の
汎用レジスタの値がS1バス201 経由でテンポラリラッチ
207 に、作業用レジスタ205の値がS2バス202 経由でALU
208 にそれぞれ入力される。ここで、選択出力制御信
号215 を(C1, C2, C3, C4)＝(1, 1, 1, 0)にすることに
より、テンポラリラッチ207 の出力のビット（０：23）
の値が第１選択出力回路210 を経由してＤバス203 のビ
ット（０：23）へ、ALU 208 の出力のビット（24：31）
が第２選択出力回路211 を経由してＤバス203 のビット
（24：31）へそれぞれ出力される。
【００５７】このようにしてＤバス203 へ出力された値
がレジスタ番号（＝デスティネーションレジスタの番
号）指定信号212 により指定される汎用レジスタファイ
ル206の汎用レジスタに、図９に参照符号504 にて示す
ように格納される (ステップＳ16) 。
がレジスタ番号（＝デスティネーションレジスタの番
号）指定信号212 により指定される汎用レジスタファイ
ル206の汎用レジスタに、図９に参照符号504 にて示す
ように格納される (ステップＳ16) 。
【００５８】以上で、デスティネーションが汎用レジス
タファイル206 のレジスタである場合の処理が終了す
る。
タファイル206 のレジスタである場合の処理が終了す
る。
【００５９】一方、デスティネーションがメモリ104 で
ある場合には、命令実行制御部108が出力するレジスタ
番号（＝レジスタ間接, レジスタ相対のアドレシッシン
グモードで指定されるレジスタ番号）指定信号212 によ
り指定される汎用レジスタファイル206 の汎用レジスタ
の値及び拡張部データ信号213 により指定される拡張部
データを用いてALU 208 によりデスティネーションオペ
ランドのアドレスが計算され、メモリアドレスレジスタ
204 にセットされる (ステップＳ12) 。
ある場合には、命令実行制御部108が出力するレジスタ
番号（＝レジスタ間接, レジスタ相対のアドレシッシン
グモードで指定されるレジスタ番号）指定信号212 によ
り指定される汎用レジスタファイル206 の汎用レジスタ
の値及び拡張部データ信号213 により指定される拡張部
データを用いてALU 208 によりデスティネーションオペ
ランドのアドレスが計算され、メモリアドレスレジスタ
204 にセットされる (ステップＳ12) 。
【００６０】S1バス201 に定数”24”が、S2バス202 に
作業用レジスタ205 の値がそれぞれ出力されることによ
り、図９に参照符号502 にて示すように作業用レジスタ
205の値がシフト回路209 で24ビット右シフトされる。
このシフト結果の値がＤバス203 経由でバスI/F 部105
へ送られる (ステップＳ13) 。
作業用レジスタ205 の値がそれぞれ出力されることによ
り、図９に参照符号502 にて示すように作業用レジスタ
205の値がシフト回路209 で24ビット右シフトされる。
このシフト結果の値がＤバス203 経由でバスI/F 部105
へ送られる (ステップＳ13) 。
【００６１】バスI/F 部105 は、命令実行部110 から送
られてきたデータを、メモリアドレスレジスタ204 の値
をアクセスアドレスとしてメモリ104 にライトする (ス
テップＳ14) 。以上で、デスティネーションがメモリ10
4 である場合の処理が終了する。
られてきたデータを、メモリアドレスレジスタ204 の値
をアクセスアドレスとしてメモリ104 にライトする (ス
テップＳ14) 。以上で、デスティネーションがメモリ10
4 である場合の処理が終了する。
【００６２】ここでは、 GETB0命令の実行シーケンスを
説明したが、第２オペレーションコード部4014の相違に
より、デスティネーションオペランド用マイクロプログ
ラムは命令毎に異なっている。それぞれのマイクロプロ
グラムによりシフト幅の値と選択出力制御信号C1〜C4の
値とを図12で示されている値に指定することにより、他
の GETxx命令が実現される。
説明したが、第２オペレーションコード部4014の相違に
より、デスティネーションオペランド用マイクロプログ
ラムは命令毎に異なっている。それぞれのマイクロプロ
グラムによりシフト幅の値と選択出力制御信号C1〜C4の
値とを図12で示されている値に指定することにより、他
の GETxx命令が実現される。
【００６３】次に、図２, 図10及び図11を参照して PUT
B0命令の実行シーケンスについて説明する。メモリ104
からフェッチされた PUTB0の命令コードは、一旦命令フ
ェッチ部106 に取り込まれた後、命令デコード部107 へ
送られてデコードされる。
B0命令の実行シーケンスについて説明する。メモリ104
からフェッチされた PUTB0の命令コードは、一旦命令フ
ェッチ部106 に取り込まれた後、命令デコード部107 へ
送られてデコードされる。
【００６４】命令デコード部107 はまず、第１オペレー
ションコード部4011及びソースオペランド指定部4012を
デコードし、ソースオペランド用のマイクロエントリア
ドレスを生成してソースオペランド指定部4012のレジス
タ番号Rnと拡張部の値と共に命令実行制御部108 へ出力
する。なお、ソースオペランド用マイクロエントリアド
レスは、アドレッシングモードによって異なる。
ションコード部4011及びソースオペランド指定部4012を
デコードし、ソースオペランド用のマイクロエントリア
ドレスを生成してソースオペランド指定部4012のレジス
タ番号Rnと拡張部の値と共に命令実行制御部108 へ出力
する。なお、ソースオペランド用マイクロエントリアド
レスは、アドレッシングモードによって異なる。
【００６５】命令デコード部107 は次に、第２オペレー
ションコード部4014及びデスティネーションオペランド
指定部4015をデコードし、デスティネーションオペラン
ド用マイクロエントリアドレスを生成してデスティネー
ションオペランド指定部4015のレジスタ番号Rnと共に命
令実行制御部108 へ出力する。
ションコード部4014及びデスティネーションオペランド
指定部4015をデコードし、デスティネーションオペラン
ド用マイクロエントリアドレスを生成してデスティネー
ションオペランド指定部4015のレジスタ番号Rnと共に命
令実行制御部108 へ出力する。
【００６６】命令実行制御部108 ではまず、マイクロRO
M 109 からソースオペランド用マイクロプログラムを読
み出してデコードし、制御信号を生成してソースオペラ
ンドのレジスタ番号を指定するためのレジスタ番号指定
信号212 と拡張部の値を指定するための拡張部データ信
号213 と共に命令実行部110 へ出力する。ソースオペラ
ンド用マイクロプログラムの処理が終了すると、次に命
令実行制御部108 はデスティネーションオペランド用マ
イクロプログラムを読み出してデコードし、制御信号を
生成してデスティネーションオペランドのレジスタ番号
を示すレジスタ番号指定信号212 と共に命令実行部110
へ出力する。
M 109 からソースオペランド用マイクロプログラムを読
み出してデコードし、制御信号を生成してソースオペラ
ンドのレジスタ番号を指定するためのレジスタ番号指定
信号212 と拡張部の値を指定するための拡張部データ信
号213 と共に命令実行部110 へ出力する。ソースオペラ
ンド用マイクロプログラムの処理が終了すると、次に命
令実行制御部108 はデスティネーションオペランド用マ
イクロプログラムを読み出してデコードし、制御信号を
生成してデスティネーションオペランドのレジスタ番号
を示すレジスタ番号指定信号212 と共に命令実行部110
へ出力する。
【００６７】命令実行部110 ではまず、ソースオペラン
ド用マイクロプログラムにより、図11に参照符号511 に
て示すようにソースオペランドを作業用レジスタ205 に
格納する。但し、ソースオペランドのアドレッシングモ
ードにより処理が多少異なる。
ド用マイクロプログラムにより、図11に参照符号511 に
て示すようにソースオペランドを作業用レジスタ205 に
格納する。但し、ソースオペランドのアドレッシングモ
ードにより処理が多少異なる。
【００６８】ソースオペランドが汎用レジスタファイル
206 のレジスタである場合には、命令実行制御部108 が
出力するレジスタ番号（＝ソースレジスタの番号）指定
信号212 により選択された汎用レジスタファイル206 の
汎用レジスタの値がALU 208を経由して、図11に参照符
号511 にて示すように作業用レジスタ205 にセットされ
る (ステップＳ26) 。
206 のレジスタである場合には、命令実行制御部108 が
出力するレジスタ番号（＝ソースレジスタの番号）指定
信号212 により選択された汎用レジスタファイル206 の
汎用レジスタの値がALU 208を経由して、図11に参照符
号511 にて示すように作業用レジスタ205 にセットされ
る (ステップＳ26) 。
【００６９】ソースオペランドがメモリ104 である場合
には、命令実行制御部108 が出力するレジスタ番号（＝
レジスタ間接, レジスタ相対のアドレシッシングモード
で指定されるレジスタ番号）指定信号212 で指定された
汎用レジスタファイル206 の汎用レジスタの値及び拡張
部データ信号213 で指定された拡張部データの値を用い
てALU 208 でソースオペランドのアドレスが計算され、
メモリアドレスレジスタ204 にセットされる (ステップ
Ｓ21) 。そして、メモリアドレスレジスタ204の値をア
クセスアドレスとしてバスI/F 部105 がメモリ104 から
データをリードし (ステップＳ22) 、このデータがS2バ
ス202,ALU 208 及びＤバス203 を経由して、図11に参照
符号511 にて示すように作業用レジスタ205 に格納され
る (ステップＳ23) 。
には、命令実行制御部108 が出力するレジスタ番号（＝
レジスタ間接, レジスタ相対のアドレシッシングモード
で指定されるレジスタ番号）指定信号212 で指定された
汎用レジスタファイル206 の汎用レジスタの値及び拡張
部データ信号213 で指定された拡張部データの値を用い
てALU 208 でソースオペランドのアドレスが計算され、
メモリアドレスレジスタ204 にセットされる (ステップ
Ｓ21) 。そして、メモリアドレスレジスタ204の値をア
クセスアドレスとしてバスI/F 部105 がメモリ104 から
データをリードし (ステップＳ22) 、このデータがS2バ
ス202,ALU 208 及びＤバス203 を経由して、図11に参照
符号511 にて示すように作業用レジスタ205 に格納され
る (ステップＳ23) 。
【００７０】以下の処理はソースオペランドが汎用レジ
スタファイル206 のレジスタである場合も、メモリ104
である場合も同様である。ソースオペランド用マイクロ
プログラムの処理が終了すると、デスティネーション用
マイクロプログラムにより、S1バス201 に定数”24”
が、S2バス202 に作業用レジスタ205 の値が図11に参照
符号512 にて示すようにそれぞれ出力されることによ
り、作業用レジスタ205 の値がシフト回路209 で24ビッ
ト左シフトされる。このシフト結果の値がＤバス203 を
経由して、図11に参照符号513 にて示すように作業用レ
ジスタ205 にセットされる (ステップＳ24) 。
スタファイル206 のレジスタである場合も、メモリ104
である場合も同様である。ソースオペランド用マイクロ
プログラムの処理が終了すると、デスティネーション用
マイクロプログラムにより、S1バス201 に定数”24”
が、S2バス202 に作業用レジスタ205 の値が図11に参照
符号512 にて示すようにそれぞれ出力されることによ
り、作業用レジスタ205 の値がシフト回路209 で24ビッ
ト左シフトされる。このシフト結果の値がＤバス203 を
経由して、図11に参照符号513 にて示すように作業用レ
ジスタ205 にセットされる (ステップＳ24) 。
【００７１】次に、作業用レジスタ205 の値がS1バス20
1 を経由してテンポラリラッチ207に、命令実行制御部1
08 が出力するレジスタ番号（＝デスティネーションレ
ジスタの番号）指定信号212 により指定された、図11に
参照符号515 にて示すような汎用レジスタファイル206
の汎用レジスタの値がS2バス202 を経由してALU 208
にそれぞれ入力される。ここで、選択出力制御信号215
を(C1, C2, C3, C4)＝(1, 0, 0, 0) にすることによ
り、テンポラリラッチ207 の出力のビット（０：７）は
第１選択出力回路210 からＤバス203 のビット（０：
７）へ、ALU 208からの出力のビット（８：31）は第２
選択出力回路211 からＤバス203 のビット（８：31）へ
それぞれ出力される。
1 を経由してテンポラリラッチ207に、命令実行制御部1
08 が出力するレジスタ番号（＝デスティネーションレ
ジスタの番号）指定信号212 により指定された、図11に
参照符号515 にて示すような汎用レジスタファイル206
の汎用レジスタの値がS2バス202 を経由してALU 208
にそれぞれ入力される。ここで、選択出力制御信号215
を(C1, C2, C3, C4)＝(1, 0, 0, 0) にすることによ
り、テンポラリラッチ207 の出力のビット（０：７）は
第１選択出力回路210 からＤバス203 のビット（０：
７）へ、ALU 208からの出力のビット（８：31）は第２
選択出力回路211 からＤバス203 のビット（８：31）へ
それぞれ出力される。
【００７２】そして、Ｄバス203 へ出力された値がレジ
スタ番号（＝デスティネーションレジスタの番号）指定
信号212 により指定される汎用レジスタファイル206 の
汎用レジスタに図11に参照符号514 にて示すように格納
される (ステップＳ25) 。以上で PUTB0命令の処理が終
了する。
スタ番号（＝デスティネーションレジスタの番号）指定
信号212 により指定される汎用レジスタファイル206 の
汎用レジスタに図11に参照符号514 にて示すように格納
される (ステップＳ25) 。以上で PUTB0命令の処理が終
了する。
【００７３】ここでは、 PUTB0命令の実行シーケンスを
説明したが、第２オペレーションコード部4014の相違に
より、デスティネーションオペランド用マイクロプログ
ラムは命令毎に異なっている。それぞれのマイクロプロ
グラムで、シフト幅の値と選択出力制御信号の値との関
係を図12に示されている値に指定することにより他のPU
Txx命令が実現される。
説明したが、第２オペレーションコード部4014の相違に
より、デスティネーションオペランド用マイクロプログ
ラムは命令毎に異なっている。それぞれのマイクロプロ
グラムで、シフト幅の値と選択出力制御信号の値との関
係を図12に示されている値に指定することにより他のPU
Txx命令が実現される。
【００７４】なお上記実施例では、ALU 208 の出力を選
択的にＤバス203 へ出力する第２選択出力回路211 を設
けているが、代わりにシフト回路209 の出力に同様の選
択出力回路を設け、更にシフト幅データをS1バス201 経
由でなく直接シフト回路209に与えるように構成すれ
ば、データのシフトと結合とが同時に行われるため、更
に高速処理が可能になる。
択的にＤバス203 へ出力する第２選択出力回路211 を設
けているが、代わりにシフト回路209 の出力に同様の選
択出力回路を設け、更にシフト幅データをS1バス201 経
由でなく直接シフト回路209に与えるように構成すれ
ば、データのシフトと結合とが同時に行われるため、更
に高速処理が可能になる。
【００７５】また、上述したような構成の本発明のデー
タ処理装置をワンチップマイクロコンピュータとして構
成することも勿論可能である。
タ処理装置をワンチップマイクロコンピュータとして構
成することも勿論可能である。
【００７６】
【発明の効果】以上に詳述したように本発明のデータ処
理装置及びその制御回路によれば、レジスタ上の特定の
バイト位置のデータを挿入, 抽出する処理において、対
象となるバイト位置の情報が命令コードに予め含まれて
いるため、バイト位置情報を他の命令により予め設定す
る必要がなくなるので、レジスタ上の特定のバイト位置
のデータを挿入, 抽出する命令を高速且つ短い命令コー
ドサイズで実現できる。また、挿入データ及び抽出先が
メモリである場合にも、それらのデータを直接オペラン
ドとして指定することが可能であるので、レジスタ−メ
モリ間転送を前もって行う必要が無く、同様の効果を得
ることができる。
理装置及びその制御回路によれば、レジスタ上の特定の
バイト位置のデータを挿入, 抽出する処理において、対
象となるバイト位置の情報が命令コードに予め含まれて
いるため、バイト位置情報を他の命令により予め設定す
る必要がなくなるので、レジスタ上の特定のバイト位置
のデータを挿入, 抽出する命令を高速且つ短い命令コー
ドサイズで実現できる。また、挿入データ及び抽出先が
メモリである場合にも、それらのデータを直接オペラン
ドとして指定することが可能であるので、レジスタ−メ
モリ間転送を前もって行う必要が無く、同様の効果を得
ることができる。
【図１】本発明のデータ処理装置の要部の詳細な構成例
を示すブロック図である。
を示すブロック図である。
【図２】本発明のデータ処理装置により実行される GET
xx命令,PUTxx命令の命令フォーマットを示す模式図であ
る。
xx命令,PUTxx命令の命令フォーマットを示す模式図であ
る。
【図３】本発明のデータ処理装置により実行される GET
xx命令,PUTxx命令のオペランド指定部のフォーマットを
示す模式図である。
xx命令,PUTxx命令のオペランド指定部のフォーマットを
示す模式図である。
【図４】本発明のデータ処理装置により実行される GET
xx命令の動作を示す模式図である。
xx命令の動作を示す模式図である。
【図５】本発明のデータ処理装置により実行される PUT
xx命令の動作を示す模式図である。
xx命令の動作を示す模式図である。
【図６】本発明のデータ処理装置の全体の構成例を示す
ブロック図である。
ブロック図である。
【図７】本発明のデータ処理装置の出力選択回路の詳細
な構成を示すブロック図である。
な構成を示すブロック図である。
【図８】本発明のデータ処理装置による GETB0命令のマ
イクロプログラムによる実行シーケンスを示すフローチ
ャートである。
イクロプログラムによる実行シーケンスを示すフローチ
ャートである。
【図９】本発明のデータ処理装置による GETB0命令実行
シーケンスにおけるデータの状態を示す模式図である。
シーケンスにおけるデータの状態を示す模式図である。
【図１０】本発明のデータ処理装置による PUTB0命令の
マイクロプログラムによる実行シーケンスを示すフロー
チャートである。
マイクロプログラムによる実行シーケンスを示すフロー
チャートである。
【図１１】本発明のデータ処理装置による PUTB0命令実
行シーケンスにおけるデータの状態を示す模式図であ
る。
行シーケンスにおけるデータの状態を示す模式図であ
る。
【図１２】本発明のデータ処理装置による GETB0命令及
び PUTB0命令の実行の際の、シフト回路のシフト幅と選
択出力制御信号との関係を示す表である。
び PUTB0命令の実行の際の、シフト回路のシフト幅と選
択出力制御信号との関係を示す表である。
【図１３】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の命令フォー
マットを示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の命令フォー
マットを示す模式図である。
【図１４】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
【図１５】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
【図１６】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
【図１７】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
【図１８】従来のデータ処理装置が備えるレジスタの特
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
定バイト位置の挿入，抽出処理を行う命令の実行の際の
データの状態を示す模式図である。
101 アドレスバス 102 データバス 103 プロセッサ 104 メモリ 105 バスI/F 部 106 命令フェッチ部 107 命令デコード部 108 命令実行制御部 109 マイクロROM 110 命令実行部 201 S1バス 202 S2バス 203 Ｄバス 205 作業用レジスタ 206 汎用レジスタファイル 207 テンポラリラッチ 208 ALU 209 シフト回路 210 第１選択出力回路 211 第２選択出力回路 212 レジスタ番号指定信号 213 拡張部データ信号 214 定数データ信号 215 選択出力制御信号 250 マイクロデコーダ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水垣 重生 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内
Claims (16)
- 【請求項１】 オペレーション指定部，ソースオペラン
ド指定部，デスティネーションオペランド指定部を含む
命令コードがディジタルコードで構成された命令を実行
するデータ処理装置であって、 命令コードをデコードする命令デコード手段と、 前記命令デコード手段がデコードした命令コードのソー
スオペランド指定部をデコードしてソースデータを指定
するデータ指定手段と、 前記命令デコード手段がデコードした命令コードのデス
ティネーションオペランド指定部をデコードしてデステ
ィネーションレジスタを指定するレジスタ指定手段と、 前記命令デコード手段がデコードした命令コードのオペ
レーション指定部をデコードして１又は複数のビットで
構成される操作対象のビット列のソースデータ上の位置
及びデスティネーションレジスタ上の位置を指定する位
置指定手段と、 １又は複数のレジスタを有し、その内の少なくとも一つ
が前記レジスタ指定手段がデスティネーションレジスタ
として指定するレジスタファイルと、 前記データ指定手段が指定したソースデータを読み出す
データ読み出し手段と、 前記レジスタ指定手段が指定したレジスタに格納されて
いるデータ中の前記位置指定手段が指定する位置のビッ
ト列を、ソースデータ中の前記位置指定手段が指定する
ビット列の位置に挿入するデータ挿入手段と、 前記命令デコード手段がデコードしたオペレーション指
定部が所定のコードである場合に、前記データ挿入手段
を動作させる制御手段とを備えたことを特徴とするデー
タ処理装置。 - 【請求項２】 メモリを備え、データ指定手段がソース
データとして前記メモリを指定すべくなしてあることを
特徴とする請求項１に記載のデータ処理装置。 - 【請求項３】 データ指定手段がソースデータとしてレ
ジスタファイルの少なくとも一つのレジスタを指定すべ
くなしてあることを特徴とする請求項１に記載のデータ
処理装置。 - 【請求項４】 デスティネーションデータ中のデータ挿
入手段が挿入したビット列以外のビットに前記デスティ
ネーションデータの対応するビットの元の値を書き込む
手段を備えたことを特徴とする請求項１に記載のデータ
処理装置。 - 【請求項５】 位置指定手段が、ソースデータのビット
列をｎ等分した内の一つを指定すべくなしてあることを
特徴とする請求項１に記載のデータ処理装置。 - 【請求項６】 位置指定手段が、ソースデータのビット
列をｎ等分した内の連続する複数を指定すべくなしてあ
ることを特徴とする請求項１に記載のデータ処理装置。 - 【請求項７】 オペレーション指定部，ソースオペラン
ド指定部，デスティネーションオペランド指定部を含む
命令コードがディジタルコードで構成した命令を実行す
るデータ処理装置であって、 命令コードをデコードする命令デコード手段と、 前記命令デコード手段がデコードした命令コードのソー
スオペランド指定部をデコードしてソースレジスタを指
定するレジスタ指定手段と、 前記命令デコード手段がデコードした命令コードのデス
ティネーションオペランド指定部をデコードしてデータ
の格納先を指定する格納先指定手段と、 前記命令デコード手段がりデコードした命令コードのオ
ペレーション指定部をデコードして１又は複数のビット
で構成される操作対象のビット列のソースレジスタ上の
位置及び格納先のデータ上の位置を指定する位置指定手
段と、 １又は複数のレジスタを有し、その内の少なくとも一つ
が前記レジスタ指定手段がソースレジスタとして指定す
るレジスタファイルと、 前記格納先指定手段が指定したデータの格納先にデータ
を書き込んで格納するデータ書き込み手段と、 前記ソースレジスタに格納されているデータ中の前記位
置指定手段が指定する位置のビット列を抽出するデータ
抽出手段と、 前記命令デコード手段がデコードしたオペレーション指
定部が所定のコードである場合に、前記データ書き込み
手段を動作させて前記データ抽出手段が抽出したビット
列を前記データ格納先指定手段が指定する格納先のデー
タのビット列の位置に書き込ませる制御手段とを備えた
ことを特徴とするデータ処理装置。 - 【請求項８】 メモリを備え、格納先指定手段がデータ
の格納先として前記メモリを指定すべくなしてあること
を特徴とする請求項７に記載のデータ処理装置。 - 【請求項９】 格納先指定手段がデータの格納先として
レジスタファイルの少なくとの一つのレジスタを指定す
べくなしてあることを特徴とする請求項７に記載のデー
タ処理装置。 - 【請求項１０】 格納先指定手段が指定する格納先のデ
ータのデータ書き込み手段が書き込むビット列以外のビ
ットに前記格納先のデータの対応するビットの元の値を
書き込む手段を備えたことを特徴とする請求項７に記載
のデータ処理装置。 - 【請求項１１】 位置指定手段が、ソースレジスタに格
納されているデータのビット列をｎ等分した内の一つを
指定すべくなしてあることを特徴とする請求項７に記載
のデータ処理装置。 - 【請求項１２】 位置指定手段が、ソースレジスタに格
納されているデータのビット列をｎ等分した内の連続す
る複数を指定すべくなしてあることを特徴とする請求項
７に記載のデータ処理装置。 - 【請求項１３】 ソースデータを格納する第１のレジス
タと、 デスティネーションデータを格納する第２のレジスタ
と、 前記第１のレジスタから出力されるデータをシフトする
シフト手段と、 前記第２のレジスタから出力されるデータのビットと前
記シフト手段によるシフト結果のデータのビットとを選
択的に前記第２のレジスタに書き込むデータ書き込み手
段とを備えたデータ処理装置の制御回路であって、 前記第１のレジスタから第１のデータを読み出して前記
シフト手段に入力するステップと、 前記シフト手段を制御して、前記第１のデータをその最
下位ビットから最上位ビット方向に向けてｉビットシフ
トして第２のデータを生成するステップと、 前記データ書き込み手段を制御して、前記第２のレジス
タの最下位ビットからｉ＋１番目のビットからｉ＋ｊ番
目のビットまでのｊビットのビット列に、前記第２のデ
ータの最下位ビットからｉ＋１番目のビットからｉ＋ｊ
番目のビットまでのｊビットのビット列を書き込み、前
記第２のレジスタのその他のビットにはそれぞれのビッ
トの元の値を再度書き込むステップとを含む複数ステッ
プの制御を行うべくなしてあることを特徴とするデータ
処理装置の制御回路。 - 【請求項１４】 メモリを備え、前記メモリに格納され
たマイクロプログラムに従って各ステップの制御を実行
すべくなしてあることを特徴とする請求項１３に記載の
データ処理装置の制御回路。 - 【請求項１５】 ソースデータを格納する第１のレジス
タと、 デスティネーションデータを格納する第２のレジスタ
と、 前記第１のレジスタから出力されるデータをシフトする
シフト手段と、 前記第２のレジスタから出力されるデータのビットと前
記シフト手段によるシフト結果のデータのビットとを選
択的に前記第２のレジスタに書き込むデータ書き込み手
段とを備えたデータ処理装置の制御回路であって、 前記第１のレジスタから第１のデータを読み出して前記
シフト手段に入力するステップと、 前記シフト手段を制御して、前記第１のデータをその最
上位ビットから最上位ビット方向に向けてｍビットシフ
トして第２のデータを生成するステップと、 前記データ書き込み手段を制御して、前記第２のレジス
タの最下位ビットから最上位ビット方向のｎビットのビ
ット列に、前記第２のデータの最下位ビットから最上位
ビット方向のｎビットのビット列を書き込み、前記第２
のレジスタのその他のビットにはそれぞれのビットの元
の値を再度書き込むステップとを含む複数ステップの制
御を行うべくなしてあることを特徴とするデータ処理装
置の制御回路。 - 【請求項１６】 メモリを備え、前記メモリに格納され
たマイクロプログラムに従って各ステップの制御を実行
すべくなしてあることを特徴とする請求項１５に記載の
データ処理装置の制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12001493A JP3203401B2 (ja) | 1993-05-21 | 1993-05-21 | データ処理装置 |
| US08/720,455 US5669012A (en) | 1993-05-21 | 1996-09-30 | Data processor and control circuit for inserting/extracting data to/from an optional byte position of a register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12001493A JP3203401B2 (ja) | 1993-05-21 | 1993-05-21 | データ処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130294A Division JP2001356902A (ja) | 2001-04-26 | 2001-04-26 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332695A true JPH06332695A (ja) | 1994-12-02 |
| JP3203401B2 JP3203401B2 (ja) | 2001-08-27 |
Family
ID=14775770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12001493A Expired - Fee Related JP3203401B2 (ja) | 1993-05-21 | 1993-05-21 | データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5669012A (ja) |
| JP (1) | JP3203401B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011503758A (ja) * | 2007-11-20 | 2011-01-27 | クゥアルコム・インコーポレイテッド | テーブル内のエレメントのアドレスを決定するシステムおよび方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265132A3 (en) * | 1994-12-02 | 2005-02-09 | Intel Corporation | Microprocessor with packing operation of composite operands |
| US7301541B2 (en) * | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
| GB2317467B (en) * | 1996-09-23 | 2000-11-01 | Advanced Risc Mach Ltd | Input operand control in data processing systems |
| GB9805479D0 (en) * | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Microcomputer |
| GB9805485D0 (en) * | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Microcomputer |
| GB9805486D0 (en) | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Adapter |
| DE69942339D1 (de) | 1998-08-24 | 2010-06-17 | Microunity Systems Eng | System mit breiter operandenarchitektur und verfahren |
| US7932911B2 (en) * | 1998-08-24 | 2011-04-26 | Microunity Systems Engineering, Inc. | Processor for executing switch and translate instructions requiring wide operands |
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| AU1780301A (en) | 1999-11-18 | 2001-05-30 | Sun Microsystems, Inc. | Decompression bit processing with a general purpose alignment tool |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US20020053017A1 (en) * | 2000-09-01 | 2002-05-02 | Adiletta Matthew J. | Register instructions for a multithreaded processor |
| US7039060B2 (en) * | 2001-03-07 | 2006-05-02 | Mips Tech Inc | System and method for extracting fields from packets having fields spread over more than one register |
| US7139904B2 (en) * | 2002-03-01 | 2006-11-21 | Gorman J Zachary | Data byte insertion circuitry |
| US7437724B2 (en) | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| US20050215248A1 (en) * | 2004-03-23 | 2005-09-29 | Texas Instruments Incorporated | Method and system of communication between a master device and a slave device |
| US9495724B2 (en) * | 2006-10-31 | 2016-11-15 | International Business Machines Corporation | Single precision vector permute immediate with “word” vector write mask |
| US8332452B2 (en) * | 2006-10-31 | 2012-12-11 | International Business Machines Corporation | Single precision vector dot product with “word” vector write mask |
| GB2485774A (en) * | 2010-11-23 | 2012-05-30 | Advanced Risc Mach Ltd | Processor instruction to extract a bit field from one operand and insert it into another with an option to sign or zero extend the field |
| US9785565B2 (en) | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748957B2 (ja) * | 1987-09-30 | 1998-05-13 | 健 坂村 | データ処理装置 |
| JP2556182B2 (ja) * | 1990-08-29 | 1996-11-20 | 三菱電機株式会社 | デ−タ処理装置 |
| JP2646855B2 (ja) * | 1991-01-21 | 1997-08-27 | 三菱電機株式会社 | データ処理装置 |
| JP2668456B2 (ja) * | 1991-01-22 | 1997-10-27 | 三菱電機株式会社 | ビット検索回路及びそれを備えたデータ処理装置 |
-
1993
- 1993-05-21 JP JP12001493A patent/JP3203401B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-30 US US08/720,455 patent/US5669012A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011503758A (ja) * | 2007-11-20 | 2011-01-27 | クゥアルコム・インコーポレイテッド | テーブル内のエレメントのアドレスを決定するシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5669012A (en) | 1997-09-16 |
| JP3203401B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009094B1 (ko) | 데이타처리 시스템 | |
| JP3203401B2 (ja) | データ処理装置 | |
| JPH06332792A (ja) | データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路 | |
| JP2816248B2 (ja) | データプロセッサ | |
| KR102508075B1 (ko) | 인덱스 및 즉치로 벡터 치환을 수행하기 위한 방법 및 장치 | |
| TWI575451B (zh) | 用於遮罩及向量暫存器之間的可變擴充的方法及裝置 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH07120278B2 (ja) | データ処理装置 | |
| US8549266B2 (en) | System and method of instruction modification | |
| JPS6014338A (ja) | 計算機システムにおける分岐機構 | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| JP2748957B2 (ja) | データ処理装置 | |
| EP0334131B1 (en) | Data processor performing operation on data having length shorter than one-word length | |
| US4977497A (en) | Data processor | |
| JPH0574096B2 (ja) | ||
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JPH0769806B2 (ja) | データ処理装置 | |
| JPH03201030A (ja) | プロセッサ | |
| JP2001356902A (ja) | データ処理装置 | |
| JP2000112754A (ja) | データ処理装置 | |
| JP3515018B2 (ja) | パイプライン形データ処理装置 | |
| JP3199603B2 (ja) | コードサイズ縮小化マイクロプロセッサ | |
| JPS6149692B2 (ja) | ||
| JP2543589B2 (ja) | デ―タ処理装置 | |
| JPS63293638A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |