JPH0574096B2 - - Google Patents

Info

Publication number
JPH0574096B2
JPH0574096B2 JP63007033A JP703388A JPH0574096B2 JP H0574096 B2 JPH0574096 B2 JP H0574096B2 JP 63007033 A JP63007033 A JP 63007033A JP 703388 A JP703388 A JP 703388A JP H0574096 B2 JPH0574096 B2 JP H0574096B2
Authority
JP
Japan
Prior art keywords
operand
instruction
register
operands
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63007033A
Other languages
English (en)
Other versions
JPH01183736A (ja
Inventor
Myuki Nagata
Tooru Uchiumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP63007033A priority Critical patent/JPH01183736A/ja
Priority to KR1019890000480A priority patent/KR920006611B1/ko
Priority to EP89100791A priority patent/EP0325226B1/en
Priority to DE68926915T priority patent/DE68926915T2/de
Publication of JPH01183736A publication Critical patent/JPH01183736A/ja
Publication of JPH0574096B2 publication Critical patent/JPH0574096B2/ja
Priority to US08/372,838 priority patent/US5452428A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は情報処理装置に関し、特にマイクロプ
ログラム制御方式により制御されるマイクロプロ
セツサに関する。
（従来の技術） 従来技術にもとづき、レジスタオペランド、メ
モリオペランド、イミーデイエイトオペランド等
オペランドの種類が複数である機械語命令を処理
する、マイクロプログラム制御方式マイクロプロ
セツサの構成の概要を第２図に示す。
このマイクロプロセツサの動作を図を参照しな
がら以下に述べる。
外部から入力された機械語命令は命令デコーダ
で解読されてプロセツサ内で実行可能な命令形式
である内部命令に変換される。この内部命令は内
部命令レジスタ１２に出力され、そこに保持され
る。
内部命令レジスタのSRフイールドにはソース
レジスタを指定する情報が格納される。DRフイ
ールドにはデイステイネーシヨンレジスタを指定
する情報が格納される。
IMMフイールドは、数値データを格納する領
域である。
マイクロ命令格納部５１は、内部命令に対応し
たマイクロ命令を格納するための領域である。内
部命令の有する情報のうち命令処理に関する情報
は対応するマイクロ命令の先頭アドレスとして、
マイクロ命令格納部５１に送られ、そこから該対
応するマイクロ命令が読出される。
読出されたマイクロ命令は、マイクロ命令格納
部５１に接続されたマイクロ命令レジスタ５３に
格納される。
従来技術にもとづき以上のような構成をもつマ
イクロプロセツサないしは情報処理装置で、レジ
スタオペランド、メモリオペランド、イミーデイ
エントオペランド等、オペランドの種類が複数あ
る場合、ある機械語命令を処理実行するため必要
なオペランドを得るのに、オペランドもしくはそ
の組合せの種類ごとに異なるマイクロ命令を用意
していた。
すなわち、オペランドがレジスタオペランドで
ある場合は、レジスタ番号が命令デコード部の出
力である内部命令の前記SRないしDRフイールド
に保持され、それぞれソースレジスタあるいはデ
ステイーシヨンレジスタを指定する場合は、SR
あるいはDR内のレジスタ番号を汎用レジスタ群
に送り、汎用レジスタ群から選択されたレジスタ
の内容を内部バスに出力させるマイクロ命令を用
いる。
オペランドが外部メモリオペランドである場合
は、命令デコーダ１１が所定の情報を内部命令レ
ジスタ１２のメモリアドレスフイールドに出力す
ることによつて要求され、メモリデータレジスタ
（MDR）１７′に読み込まれたデータを、内部バ
スに出力させるマイクロ命令を用いる。
オペランドがイミーデイエントオペランドであ
る場合は、前記内部命令のIMMフイールドに保
持されているデータを内部バスに出力させるマイ
クロ命令を用いる。
（発明が解決しようとする課題） 上記のような従来技術にもとづくマイクロプロ
セツサ等の情報処理装置には次に述べるような課
題がある。
すなわち、処理内容が同じであつても用いるオ
ペランドもしくはその組合せの種類が異なれば、
それに応じて異なるマイクロ命令を用意する必要
がありそのため、マイクロプログラム全体のステ
ツプ数が増大し、その開発に多大の労力と時間を
要し、またマイクロ命令格納部が大きくなり、ア
クセス時間が増大することにより、機械語命令処
理効率が低下してしまう。
そこで、この発明は、上記に鑑みてなされたも
のであり、その目的とするところは、オペランド
の異なる同一の機械語命令処理を実行するマイク
ロプログラムを共通化して、マイクロプログラム
の削減、命令処理効率の向上ならびに処理時間の
短縮を達成できる情報処理装置を提供することに
ある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、複数
のオペランドを有する機械語命令をデコードし
て、デコードされた命令におけるそれぞれのオペ
ランドの種類及びアドレスを含むオペランド情報
を得るデコード部と、デコード部によつてデコー
ドされた命令をマイクロプログラムにより実行処
理する命令実行部と、デコード部によつて得られ
たそれぞれのオペランドのオペランド情報をそれ
ぞれのオペランド毎に格納するオペランドバツフ
アを備え、オペランドバツフアに格納されたオペ
ランド情報に基づいて外部メモリからのデータの
読み込みを含むオペランドのフエツチを行い、実
行しようとする命令で使用されるオペランドを用
意し、命令実行部からのオペランド要求にしたが
つて用意したオペランドを命令実行部に与えるオ
ペランド管理部とから構成される。
（作用） 上記構成において、この発明は、オペランド管
理部が、機械語命令で必要なオペランドアクセス
を行い、命令実行部は、オペランド管理部にオペ
ランド要求を出すことにより所望のオペランドを
得るようにして、オペランドの異なる同一の機械
語命令処理を実行するマイクロプログラムを共通
化するようにしている。
（実施例） 以下、図面を用いて本発明の実施例を説明す
る。
本発明の情報処理装置の実施例として、オペラ
ンド管理部１、命令デコード部３、命令実行部５
の３つのブロツクを有するマイクロプロセツサの
ブロツク図を第１図に示す。
オペランド管理部１は、４本のオペランドバツ
フアからなるオペランドバツフア群１１、コント
ローラ１３、汎用レジスタ群１５およびメモリア
ドレスレジスタ（MAR）１７とから構成され
る。
命令デコード部３は命令デコーダ３１から構成
される。
命令実行部５はマイクロ命令格納部５１、マイ
クロ命令レジスタ５３、マイクロデコーダ５５、
算術論理演算装置（ALU）５７等から構成され
る。
４本のオペランドバツフアは各々オペランドの
アドレスを保持するアドレスパート（AP）と、
データもしくは内容を保持するデータパート
（DP）およびそのオペランドバツフアに格納され
ているオペランドの種類ないし属性を表す複数の
ビツト（GR，DV，AV，Ａ，Ｗ／Ｒ）から構成
される。該属性を表すビツトの意味は次のとおり
である。
GR＝１ならばそのオペランドバツフアに保持
されているオペランドはレジスタオペランドであ
りAPに該レジスタオペランドの番号が保持され、
GR＝０ならばそのオペランドバツフアに格納さ
れているオペランドはメモリオペランドまたはイ
ミーデイエイトオペランドである。DVの０ない
し１はそれぞれそのオペランドバツフアのDPが
無効であることあるいは有効であることを表す。
AVの０ないし１はそれぞれそのオペランドバツ
フアのAPが無効であることあるいは有効である
ことを表す。Ａの０ないし１はそれぞれメモリア
クセス要求の無い場合あるいはある場合を表す。
Ｗ／Ｒの０ないし１はそれぞれそのオペランドバ
ツフアに保持されるオペランドが外部メモリから
の読み出しあるいは外部メモリへの書き込みに関
するオペランドであることを表す。これらはすべ
て命令デコーダによりセツトされる。
コントローラ１３は、オペランドバツフア群１
１に格納されているいずれかのＡビツトが１であ
るとメモリアクセス要求があると判断し、対応す
るAPに格納されているオペランドアドレスをメ
モリアドレスレジスタ１７に転送してメモリアク
セスを開始する。同時にメモリアクセスに必要な
アドレスストローブ信号、Write／Read信号等
の制御信号を出力する。また、実行したメモリア
クセスがメモリリードであつた場合、メモリアク
セス実行終了時に読み込んだメモリデータを対応
するDPに格納し、同時にDVビツトを１にセツ
トする。
次にこのような構成をもつマイクロプロセツサ
における情報処理過程について述べる。
機械語命令は命令デコーダ３１に入力され解読
される。機械語命令で処理されるオペランドは、
メモリオペランド、レジスタオペランドおよびイ
ミーデイエイトオペランドの３種類である。解読
された情報のうち、オペランドの種類に関する情
報１０１、オペランドのアドレスに関する情報１
０３はオペランド管理部１に送られ、それぞれ、
４本のオペランドバツフアのうちのあらかじめ決
めておいた１本のオペランドバツフアのGRビツ
トとAPに格納される。
また、解読された情報のうち命令処理に関する
情報１０７は、用いるマイクロプログラムの先頭
アドレスとしてマイクロ命令格納部５１に送られ
る。
選ばれた前記オペランドバツフアに格納される
オペランドがメモリオペランドである場合、命令
デコード部はオペランド管理部にメモリオペラン
ドフエツチ要求を出し、オペランド管理部は
MAR１７に、APに保持されている当該オペラ
ンドのアドレスを写し取り、外部メモリからオペ
ランドをフエツチしてきて当該オペランドバツフ
アのDPに格納する。
オペランドがイミーデイトオペランドである場
合、オペランド管理部はイミーデイエイトデータ
を命令デコード部からOBUSを通して受けとり、
DPに格納する。
前記オペランドバツフアを設けることにより、
オペランドの種類にかかわりなく、オペランドバ
ツフアの番号を指定してオペランド管理部にオペ
ランド要求を出せば、マイクロ命令はその対象と
するオペランドを内部バス上に得ることができ
る。
すなわち、マイクロデコーダ５５に保持されて
いるマイクロ命令から前記オペランド要求を受け
ると、オペランド管理部は、指定されたオペラン
ドバツフア中のオペランドがメモリオペランドま
たはイミーデイエイトオペランドで当該オペラン
ドバツフアのGRビツトが０の場合は、ゲート１
９が開きDPに格納されている情報を内部バスに
出力し、また前記オペランドがレジスタオペラン
ドでGRビツトが１の場合は、当該オペランドバ
ツフアのAPに格納されている汎用レジスタ群内
レジスタ番号を汎用レジスタ群内レジスタのアド
レスとして汎用レジスタ群に送り、開いているゲ
ート１９′を通じて、選択されたレジスタの内容
を内部バスに出力する。
このように、マイクロプログラム自身はオペラ
ンドの種類について関知することなく、オペラン
ド管理部にオペランド要求を出しさえすれば所要
のオペランドを得ることができ、したがつてオペ
ランドもしくはその組合せの種類が異なる他は同
じ処理を行なう場合にも用意すべきマイクロプロ
グラムは１つであつてよい。
上記実施例では、４本のオペランドバツフアを
用いる場合について述べたが、一般には、該オペ
ランドバツフアの総数は必要もしくは目的に応じ
て最適のものを選べばよい。
［発明の効果］ 従来技術ではオペランドの種類をマイクロプロ
グラマーが意識し、同じ処理をするにしても、扱
うオペランドもしくはその組合せの種類が異なれ
ば異なつたマイクロプログラムを作製し、同じ処
理に対して複数のマイクロプログラムを用意する
必要があつた。
本発明によりオペランドバツフアを設ければ、
オペランドの種類にかかわりなく、オペランド管
理部にオペランドを要求することにより、マイク
ロプログラムは所要のオペランドを得ることがで
きる。
したがつて、従来技術のようにオペランドもし
くはその組合せの種類分の複数のマイクロプログ
ラムを同じ処理に対して用意する必要はなくな
り、同じ処理であれば、オペランドもしくはその
組合せの種類にかかわりなく同一のマイクロプロ
グラムで行なうことができる。
したがつて、本発明によりマイクロプログラム
のステツプ数を大幅に減少させることができ、マ
イクロプログラム作成に当つての労力を大きく軽
減し、フアームウエア開発を効率化することがで
きる。さらに、マイクロ命令格納部の容量が小さ
くなることから、マイクロ命令格納部に対するア
クセス時間を減少させ、機械語命令処理効率の向
上、処理時間の短縮をも達成することが可能とな
るものである。
【図面の簡単な説明】
第１図は本発明の実施例としてのマイクロプロ
セツサに対するブロツク図である。第２図は、従
来技術によるマイクロプロセツサに対するブロツ
ク図である。 １……オペランド管理部、３……命令デコード
部、５……命令実行部、１１……オペランドバツ
フア群、１５……汎用レジスタ群、１７……メモ
リアドレスレジスタ（MAR）、１７′……メモリ
データレジスタ（MDR）、１９，１９′……トラ
イステートゲート、３１……命令デコーダ、５７
……算術論理演算装置（ALU）。

Claims (1)

  1. 【特許請求の範囲】 １ 複数のオペランドを有する機械語命令をデコ
    ードして、デコードされた命令におけるそれぞれ
    のオペランドの種類及びアドレスを含むオペラン
    ド情報を得るデコード部と、 デコード部によつてデコードされた命令をマイ
    クロプログラムにより実行処理する命令実行部
    と、 デコード部によつて得られたそれぞれのオペラ
    ンドのオペランド情報をそれぞれのオペランド毎
    に格納するオペランドバツフアを備え、オペラン
    ドバツフアに格納されたオペランド情報に基づい
    て外部メモリからのデータの読み込みを含むオペ
    ランドのフエツチを行い、実行しようとする命令
    で使用されるオペランドを用意し、命令実行部か
    らのオペランド要求にしたがつて用意したオペラ
    ンドを命令実行部に与えるオペランド管理部と を有することを特徴とする情報処理装置。
JP63007033A 1988-01-18 1988-01-18 情報処理装置 Granted JPH01183736A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63007033A JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置
KR1019890000480A KR920006611B1 (ko) 1988-01-18 1989-01-18 정보처리장치
EP89100791A EP0325226B1 (en) 1988-01-18 1989-01-18 Information processing apparatus and method
DE68926915T DE68926915T2 (de) 1988-01-18 1989-01-18 Informationsverarbeitungsgerät und -methode
US08/372,838 US5452428A (en) 1988-01-18 1995-01-13 Processor having different operand source information temporarily stored in plural holding registers to avoid using microprogram ROM capacity for such information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63007033A JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置

Publications (2)

Publication Number Publication Date
JPH01183736A JPH01183736A (ja) 1989-07-21
JPH0574096B2 true JPH0574096B2 (ja) 1993-10-15

Family

ID=11654728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63007033A Granted JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置

Country Status (5)

Country Link
US (1) US5452428A (ja)
EP (1) EP0325226B1 (ja)
JP (1) JPH01183736A (ja)
KR (1) KR920006611B1 (ja)
DE (1) DE68926915T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927313T2 (de) * 1988-06-27 1997-05-07 Digital Equipment Corp Operandenspezifiererverarbeitung
JP2723642B2 (ja) * 1990-02-21 1998-03-09 日本電気株式会社 ソフトウェア命令のエミュレーション方式
US6212628B1 (en) * 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer
FR2793572B1 (fr) * 1999-05-10 2001-10-05 Cit Alcatel Procede et dispositif pour commander l'ordre de depart d'informations ou d'objets stockes temporairement
US6446195B1 (en) * 2000-01-31 2002-09-03 Intel Corporation Dyadic operations instruction processor with configurable functional blocks
US9340960B2 (en) * 2009-09-10 2016-05-17 Hai Tao Xu Dual flush toilet trap primer
CN111459546B (zh) * 2020-03-30 2023-04-18 芯来智融半导体科技(上海)有限公司 一种实现操作数位宽可变的装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232503A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 数値制御装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1426748A (en) * 1973-06-05 1976-03-03 Burroughs Corp Small micro-programme data processing system employing multi- syllable micro instructions
GB1426749A (en) * 1973-06-05 1976-03-03 Burroughs Corp Micro programme data processor having parallel instruction flow streams for plural level of subinstruction sets
US3886524A (en) * 1973-10-18 1975-05-27 Texas Instruments Inc Asynchronous communication bus
US4117536A (en) * 1976-12-27 1978-09-26 International Business Machines Corporation Instruction processing control apparatus
DE2838550A1 (de) * 1978-09-04 1980-03-20 Hoechst Ag Verfahren und vorrichtung zur herstellung von p tief 2 s tief 5 geringer reaktivitaet
US4236206A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Central processor unit for executing instructions of variable length
JPS5616243A (en) * 1979-07-18 1981-02-17 Matsushita Electric Ind Co Ltd Microaddress production system
USRE32493E (en) * 1980-05-19 1987-09-01 Hitachi, Ltd. Data processing unit with pipelined operands
US4685080A (en) * 1982-02-22 1987-08-04 International Business Machines Corp. Microword generation mechanism utilizing separate programmable logic arrays for first and second microwords
JPS58146941A (ja) * 1982-02-26 1983-09-01 Hitachi Ltd マイクロプログラム制御デ−タ処理装置
US4812972A (en) * 1984-06-20 1989-03-14 Convex Computer Corporation Microcode computer having dispatch and main control stores for storing the first and the remaining microinstructions of machine instructions
JPS62164133A (ja) * 1986-01-16 1987-07-20 Toshiba Corp マイクロプログラム制御装置
CA1327080C (en) * 1987-05-26 1994-02-15 Yoshiko Yamaguchi Reduced instruction set computer (risc) type microprocessor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232503A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 数値制御装置

Also Published As

Publication number Publication date
DE68926915T2 (de) 1997-01-30
EP0325226A3 (en) 1992-01-02
EP0325226A2 (en) 1989-07-26
EP0325226B1 (en) 1996-08-07
KR890012224A (ko) 1989-08-25
US5452428A (en) 1995-09-19
KR920006611B1 (ko) 1992-08-10
JPH01183736A (ja) 1989-07-21
DE68926915D1 (de) 1996-09-12

Similar Documents

Publication Publication Date Title
US4954943A (en) Data processing system
EP0087785B1 (en) Microprogram controlled data processing apparatus
JPH0827716B2 (ja) データ処理装置及びデータ処理方法
JP3203401B2 (ja) データ処理装置
JPH0673105B2 (ja) 命令パイプライン方式のマイクロプロセッサ
JPH0574096B2 (ja)
KR920004279B1 (ko) 포인터레지스터를 구비한 마이크로프로세서
JPH03233630A (ja) 情報処理装置
JP2609618B2 (ja) データ処理装置
JPS6212529B2 (ja)
JPS6217773B2 (ja)
JP2583506B2 (ja) データ処理装置
US5187782A (en) Data processing system
JPH0218729B2 (ja)
JPS6134188B2 (ja)
JP2743947B2 (ja) マイクロプログラム制御方式
JPS6221131B2 (ja)
JPS6160457B2 (ja)
JPH0795268B2 (ja) デ−タ処理装置
JPH02300841A (ja) マイクロプロセッサ及びそれを使用したデータ処理装置
JPS62297941A (ja) デ−タ処理装置
JPH03164945A (ja) データ処理装置
JPH02138623A (ja) ポインタレジスタを備えたマイクロプログラム制御方式のマイクロプロセッサ
JPH01196639A (ja) 情報処理装置
JPS5952348A (ja) マイクロプログラム制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees