JPH01183736A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01183736A
JPH01183736A JP63007033A JP703388A JPH01183736A JP H01183736 A JPH01183736 A JP H01183736A JP 63007033 A JP63007033 A JP 63007033A JP 703388 A JP703388 A JP 703388A JP H01183736 A JPH01183736 A JP H01183736A
Authority
JP
Japan
Prior art keywords
operand
operands
instruction
register
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63007033A
Other languages
English (en)
Other versions
JPH0574096B2 (ja
Inventor
Miyuki Nagata
永田　みゆき
Toru Uchiumi
内海　透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63007033A priority Critical patent/JPH01183736A/ja
Priority to EP89100791A priority patent/EP0325226B1/en
Priority to KR1019890000480A priority patent/KR920006611B1/ko
Priority to DE68926915T priority patent/DE68926915T2/de
Publication of JPH01183736A publication Critical patent/JPH01183736A/ja
Publication of JPH0574096B2 publication Critical patent/JPH0574096B2/ja
Priority to US08/372,838 priority patent/US5452428A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は情報処Ｆ［！装置に関し、特にマイク１」プロ
グラム制御方式により制御されるマイク１コブ日セッサ
に関する。
（従来の技術） 従来技術にもとづき、レジスタオペランド、メモリオペ
ランド、イミーディエイトオペランド等オペランドの種
類が複数である機械語命令を処Ｆｌ！する、マイクロプ
ログラム制御方式マイクロプロセッサの構成の概要を第
２図に示す。
このマイクロプロはツサの動作を図を参照しながら以下
に述べる。
外部から入力された機械語命令は命令デコーダで解読さ
れてプロセッサ内で実行可能な命令形式である内部命令
に変換される。この内部命令は内部命令レジスタ１２に
出力され、そこに保持される。
内部命令レジスタのＳＲフィールドにはソースレジスタ
を指定する情報が格納される。ＯＲフィールドにはディ
スティネーションレジスタを指定する情報が格納される
。
１ＭＭフィールドは、数値データを格納する領域である
。
マイクロ命令格納部５１は、内部命令に対応したマイク
ロ命令を格納するための領域である。内部命令の有する
情報のうら命令処理に関する情報は対応するマイクロ命
令の先頭アドレスとして、マイクロ命令格納部５１に送
られ、そこから該対応するマイクロ命令が読出される。
読出されたマイクロ命令は、マイクロ命令格納部５１に
接続されたマイクロ命令レジスタ５３に格納される。
従来技術にもとづき以上のような構成をｂつマイクロプ
ロセッサないしは情報処理装置で、レジスタオペランド
、メモリオペランド、イミーディエントオベランド等、
オペランドの種類が複数ある場合、ある機械語命令を処
理実行するため必要なオペランドを得るのに、オペラン
ドもしくはその組合せの種類ごとに異なるマイクロ命令
を用意　　−していた。
すなわち、オペランドがレジスタオペランドである場合
は、レジスタ番号が命令デコード部の出力である内部命
令の前記ＳＲないしＯＲフィールドに保持され、それぞ
れソースレジスタあるいはデスティージョンレジスタを
指定する場合は、ＳＲあるいはＤＲ内のレジスタ番号を
汎用レジスフ群に送り、汎用レジスタ群から選択された
レジスタの内容を内部バスに出力させるマイクロ命令を
用いる。
オペランドが外部メモリオペランドである場合は、命令
デコーダ１１が所定の情報を内部命令レジスタ１２のメ
モリアドレスフィールドに出力することによって要求さ
れ、メモリデータレジスタ（ＭＤＲ）１７　′に読み込
まれたデータを、内部バスに出力させるマイクロ命令を
用いる。
オペランドがイミーディエントオペランドである場合は
、前記内部命令の１ＭＭフィールドに保持されているデ
ータを内部バスに出力させるマイクロ命令を用いる。
（発明が解決しようとする課題） 上記のような従来技術にもとづくマイクロプロセッサ等
の情報処理装置には次に述べるような課題がある。
すなわち、処理内容が同じであっても用いるオペランド
もしくはその組合せの種類が異なれば、それに応じて異
なるマイクロ命令を用意する必要がありそのため、マイ
クロプログラム全体のステップ数が増大し、その開発に
多大の労力と時間を要し、またマイクロ命令格納部が大
きくなり、アクセス時間が増大することにより、機械語
命令処理効率が低下してしまう。
「発明の構成」 （課題を解決するための手段） 本発明の情報処理ｖ４置は上記従来技術による課題を解
決するためになされたものであり、その手段として所定
の本数のオペランドバッファを有することを特徴とする
ものである。
（作用） 前記、オペランドバッファを設けることによりオペラン
ドの種類の違いに対処させ、マイクロプログラムはオペ
ランド種類によらずオペランド管理部にオペランド要求
を出すだけで、オペランドを得ることができる。従って
オペランドもしくはその組合せの種類のみ異なる他は同
じ処理を行うマイクロプログラムは１つ用意すればよい
。
（実施例） 以下、図面を用いて本発明の詳細な説明する。
本発明の情報処理装置の実施例として、オペランド管理
部１、命令デコード部３、命令実行部５の３つのブロッ
クを有するマイクロプロセッサのブロック図を第１図に
示す。
オペランド管理部１は、４本のオペランドバッファから
なるオペランドバッファ群１１、コントローラ１３、汎
用レジスタ群１５およびメモリアドレスレジスタ（ＭＡ
Ｒ）１７とから構成される。
命令デコード部３は命令デコーダ３１から構成される。
命令実行Ｎｌ　５はマイクロ命令格納部５１、マイクロ
命令レジスタ５３、マイクロデコーダ５５、樟術論理演
０装置Ｕ（ＡＬＵ＞５７等から構成される。
４本のオペランドバッファは各々オペランドのアドレス
を保持するアドレスパート（ＡＰ）と、データもしくは
内容を保持するデータパート（ＤＰ）およびそのオペラ
ンドバッファに格納されているオペランドの秒類ないし
属性を表す複数のビット（ＧＲ，ＤＶ、ＡＶ、Ａ、Ｗ／
Ｒ）ｔｆｉらｍ成される。該属性を表すビットの意味は
次のとおりである。
Ｇ　Ｒ−１ならばそのオペランドバッファに保持されて
いるオペランドはレジスタオペランドでありＡＰに該レ
ジスタオペランドの番号が保持され、ＧＲ＝Ｏならばそ
のオペランドバッファに格納されているオペランドはメ
モリオペランドまたはイミーディエイトオペランドであ
る。ＤＶの０ないし１はそれぞれそのオペランドバッフ
ァのＤＰが無効であることあるいは有効であることを表
す。
ＡＶのＯないし１はそれぞれそのオペランドバッファの
ＡＰが無効であることあるいは有効であることを表す。
ＡのＯないし１はそれぞれメモリアクセス要求の無い場
合あるいはある場合を表す。
Ｗ／ＲのＯないし１はそれぞれそのオペランドバッファ
に保持されるオペランドが外部メモリからの読み出しあ
るいは外部メモリへの書き込みに関するオペランドであ
ることを表す。これらはすべて命令デコーダによりセッ
トされる。
コントローラ１３は、オペランドバッファ群１１に格納
されているいずれかのＡビットが１であるとメモリアク
セス要求があると判断し、対応するＡＰに格納されてい
るオペランドアドレスをメモリアドレスレジスタ１７に
転送してメモリアクセスを開始する。同時にメモリアク
セスに必要なアドレスストローブ信号、Ｗ　ｒｉｔｅ／
　Ｒｅａｄ信号等の制御信号を出力する。また、実行し
たメモリアクヒスがメモリリードであった場合、メモリ
アクセス実行終了時に読み込んだメモリデータを対応す
るＤＰに格納し、同時にＤＶビビッを１にセットする。
次にこのような構成をもつマイクロプロセッサにおける
情報処理過程について述べる。
機械語命令は命令デコーダ３１に入力され解読される。
機械語命令で処理されるオペランドは、メモリオペラン
ド、レジスタオペランドおよびイミーディエイトオペラ
ンドの３種類である。解読された情報のうち、オペラン
ドの種類に関する情報１０１、オペランドのアドレスに
関する情報１０３はオペランド管理部１に送られ、それ
ぞれ、４本のオペランドバッファのうちのあらかじめ決
めておいた１本のオペランドバッファのＧＲビビッとＡ
Ｐに格納される。
また、解読された情報のうち命令処理に関する情報１０
７は、用いるマイクロプログラムの先頭アドレスとして
マイクロ命令格納部５１に送られる。
選ばれた前記オペランドバッファに格納されるオペラン
ドがメモリオペランドである場合、命令デコード部はオ
ペランド管理部にメモリオペランドフェッチ要求を出し
、オペランド管理部はＭＡＲ１７に、ＡＰに保持されて
いる当該オペランドのアドレスを写し取り、外部メモリ
からオペランドをフェッチしてきて当該オペランドバッ
ファのＤＰに格納する。
オペランドがイミーディトオベランドである場合、オペ
ランド管理部はイミーディエイトデータを命令デコード
郡から０ＢＬＪＳを通して受けとり、ＤＰに格納する。
Ｔｈ’ｌ記オペランドバッファを設けることにより、オ
ペランドの種類にかかわりなく、オペランドバッファの
番号を指定してオペランド管理部にオペランド要求を出
せば、マイクロ命令はその対象とするオペランドを内部
バス上に得ることができる。
すなわち、マイクロデコーダ５５に保持されているマイ
クロ命令から前記オペランド要求を受けると、オペラン
ド管理部は、指定されたオペランドバッファ中のオペラ
ンドがメモリオペランドまたはイミーディエイトオベラ
ンドで当該オペランドバッファのＧＲビビッがＯの場合
は、ゲート１９が開ｆｆＤＰに格納されている情報を内
部バスに出力し、また前記オペランドがレジスタオペラ
ンドでＧＲビビッが１の場合は、当該オペランドバッフ
ァのＡＰに格納されている汎用レジスタ群内レジスタ番
号を汎用レジスタ群内レジスタのアドレスとして汎用レ
ジスタ群に送り、問いているゲート１９′を通じて、選
択されたレジスタの内容を内部バスに出力する。
このように、マイクロプログラム自身はオペランドの種
類についＵＩＩＩ知することなく、オペランド管理部に
オペランド要求を出しさえすれば所要のオペランドを得
ることができ、したがってオペランドもしくはその組合
せの種類が異なる他は同じ処理を行なう場合にも用意す
べきマイクロプログラムは１つであつ−（よい。
上記実施例では、４木のオペランドバッフ？を用いる場
合について述べたが、一般には、該オペランドバッファ
の総数は必要もしくは目的に応じて最適のものを選べば
よい。
［発明の効果］ 従来技術ではオペランドの種類をマイクロプログラマ−
が意識し、同じ処理をするにしても、扱うオペランドも
しくはその組合せの種類が異なれば異なったマイクロプ
ログラムを作製し、同じ処理に対して複数のマイクロプ
ログラムを用意する必要があった。
本発明によりオペランドバッファを設ければ、オペラン
ドの種類にかかわりなく、オペランド管理部にオペラン
ドを要求することにより、マイクロプログラムは所要の
オペランドを得ることができる。
したがって、従来技術のようにオペランドもしくはそ、
の組合せの種類弁の複数のマイクロプログラムを同じ処
理に対して用意する必要はなくなり、同じ処理であれば
、オペランドもしくはその組合せの種類にかかわりなく
同一のマイクロプログラムで行なうことができる。
したがって、本発明によりマイクロプログラムのステッ
プ数を大幅に減少させることができ、マイクロプログラ
ム作成に当っての労力を大きく軽減し、ファームウェア
開発を効率化することができる。さらに、マイクロ命令
格納部の容量が小さくなることから、マイクロ命令格納
部に対するアクセス時間を減少させ、機械語命令処理効
率の向上、処理時開の短縮をも達成することが可能とな
るものである。
【図面の簡単な説明】
第１図は本発明の実施例としてのマイクロプロセッサに
対するブロック図である。 第２図は、従来技術によるマイクロプロセッサに対する
ブロック図である。 １・・・オペランド管理部 ３・・・命令デコード部 ５・・・命令実行部 １１・・・オペランドバッフア群 １５・・・汎用レジスタ群 １７・・・メモリアドレスレジスタ（ＭＡＲ）１７′・
・・メモリデータレジスタ（ＭＤＲ）１９．１９−・・
・トライステートゲート３１・・・命令デコーダ

Claims (1)

    【特許請求の範囲】
  1. （１）オペランドの種類が複数である機械語命令を解読
    し、オペランドに関する情報を出力する命令デコード部
    と、前記オペランドに関する情報をもとにオペランドを
    フェッチするオペランド管理部と、前記機械語命令をマ
    イクロプログラム制御方式で実行する命令実行部とを有
    するマイクロプロセッサ等の情報処理装置であつて、前
    記オペランド管理部に、オペランドを保持し該保持され
    るオペランドの種類を表す複数のビットを有する、所定
    の数のオペランドバツフアを設け、 前記命令実行部から前記オペランド管理部にオペランド
    要求を出すことにより、その種類にかかわらず所要のオ
    ペランドを得、オペランドもしくはその組合せの種類の
    異なる他は同一の処理を行なう複数の機械語命令を同一
    のマイクロプログラムで処理するように構成してなるこ
    とを特徴とするマイクロプロセッサ等の情報処理装置。
JP63007033A 1988-01-18 1988-01-18 情報処理装置 Granted JPH01183736A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63007033A JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置
EP89100791A EP0325226B1 (en) 1988-01-18 1989-01-18 Information processing apparatus and method
KR1019890000480A KR920006611B1 (ko) 1988-01-18 1989-01-18 정보처리장치
DE68926915T DE68926915T2 (de) 1988-01-18 1989-01-18 Informationsverarbeitungsgerät und -methode
US08/372,838 US5452428A (en) 1988-01-18 1995-01-13 Processor having different operand source information temporarily stored in plural holding registers to avoid using microprogram ROM capacity for such information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63007033A JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置

Publications (2)

Publication Number Publication Date
JPH01183736A true JPH01183736A (ja) 1989-07-21
JPH0574096B2 JPH0574096B2 (ja) 1993-10-15

Family

ID=11654728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63007033A Granted JPH01183736A (ja) 1988-01-18 1988-01-18 情報処理装置

Country Status (5)

Country Link
US (1) US5452428A (ja)
EP (1) EP0325226B1 (ja)
JP (1) JPH01183736A (ja)
KR (1) KR920006611B1 (ja)
DE (1) DE68926915T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244034A (ja) * 1990-02-21 1991-10-30 Nec Corp ソフトウェア命令のエミュレーション方式

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927313T2 (de) * 1988-06-27 1997-05-07 Digital Equipment Corp Operandenspezifiererverarbeitung
US6212628B1 (en) * 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer
FR2793572B1 (fr) * 1999-05-10 2001-10-05 Cit Alcatel Procede et dispositif pour commander l'ordre de depart d'informations ou d'objets stockes temporairement
US6446195B1 (en) * 2000-01-31 2002-09-03 Intel Corporation Dyadic operations instruction processor with configurable functional blocks
US9340960B2 (en) * 2009-09-10 2016-05-17 Hai Tao Xu Dual flush toilet trap primer
CN111459546B (zh) * 2020-03-30 2023-04-18 芯来智融半导体科技(上海)有限公司 一种实现操作数位宽可变的装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232503A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 数値制御装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1426749A (en) * 1973-06-05 1976-03-03 Burroughs Corp Micro programme data processor having parallel instruction flow streams for plural level of subinstruction sets
GB1426748A (en) * 1973-06-05 1976-03-03 Burroughs Corp Small micro-programme data processing system employing multi- syllable micro instructions
US3886524A (en) * 1973-10-18 1975-05-27 Texas Instruments Inc Asynchronous communication bus
US4117536A (en) * 1976-12-27 1978-09-26 International Business Machines Corporation Instruction processing control apparatus
DE2838550A1 (de) * 1978-09-04 1980-03-20 Hoechst Ag Verfahren und vorrichtung zur herstellung von p tief 2 s tief 5 geringer reaktivitaet
US4236206A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Central processor unit for executing instructions of variable length
JPS5616243A (en) * 1979-07-18 1981-02-17 Matsushita Electric Ind Co Ltd Microaddress production system
USRE32493E (en) * 1980-05-19 1987-09-01 Hitachi, Ltd. Data processing unit with pipelined operands
US4685080A (en) * 1982-02-22 1987-08-04 International Business Machines Corp. Microword generation mechanism utilizing separate programmable logic arrays for first and second microwords
JPS58146941A (ja) * 1982-02-26 1983-09-01 Hitachi Ltd マイクロプログラム制御デ−タ処理装置
US4812972A (en) * 1984-06-20 1989-03-14 Convex Computer Corporation Microcode computer having dispatch and main control stores for storing the first and the remaining microinstructions of machine instructions
JPS62164133A (ja) * 1986-01-16 1987-07-20 Toshiba Corp マイクロプログラム制御装置
CA1327080C (en) * 1987-05-26 1994-02-15 Yoshiko Yamaguchi Reduced instruction set computer (risc) type microprocessor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232503A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 数値制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244034A (ja) * 1990-02-21 1991-10-30 Nec Corp ソフトウェア命令のエミュレーション方式

Also Published As

Publication number Publication date
EP0325226A3 (en) 1992-01-02
EP0325226B1 (en) 1996-08-07
DE68926915T2 (de) 1997-01-30
JPH0574096B2 (ja) 1993-10-15
DE68926915D1 (de) 1996-09-12
KR920006611B1 (ko) 1992-08-10
US5452428A (en) 1995-09-19
KR890012224A (ko) 1989-08-25
EP0325226A2 (en) 1989-07-26

Similar Documents

Publication Publication Date Title
US4825355A (en) Instruction format for program control type data processing systems
JPS6339931B2 (ja)
JPS62197830A (ja) デ−タ処理システム
JPH0248931B2 (ja)
JPH02173823A (ja) データ処理装置
JPS6232503B2 (ja)
JPS61170828A (ja) マイクロプログラム制御装置
JPS63226732A (ja) シーケンサ回路
US6542989B2 (en) Single instruction having op code and stack control field
JPH0673105B2 (ja) 命令パイプライン方式のマイクロプロセッサ
JPH01183736A (ja) 情報処理装置
JPH03233630A (ja) 情報処理装置
KR920004279B1 (ko) 포인터레지스터를 구비한 마이크로프로세서
JPS6212529B2 (ja)
JP2680828B2 (ja) ディジタル装置
JPH0769806B2 (ja) データ処理装置
JP2583506B2 (ja) データ処理装置
JPH02249027A (ja) 命令フェッチ解読装置
JPS6221131B2 (ja)
JPS5952348A (ja) マイクロプログラム制御装置
JPH03164945A (ja) データ処理装置
JPS62297941A (ja) デ−タ処理装置
JPS60198639A (ja) データ処理装置
JPS6160457B2 (ja)
JPS63216134A (ja) 中央処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees