JPS63216134A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル計算機の中央処理装置に係わり、特に
マイクロプログラム制御を用いた計算機のための中央処
理装置に関する。

〔従来の技術〕

今日の計算機では、被演算数や演算結果を一時格納する
のに多くのレジスタが用いられている。

そしてこれらのレジスタへのアクセスは、例えばデジタ
ルバックスイレブン、アーキチクチャ−ハンドブック　
１９７９−８０　、第８４頁、テーブル５−１　（ｄｉ
ｇｉｔａｌ　ＶＡＸＩＩ　ＡＲＣＨＩＴＥＣＴＵＲＥ　
ｔ（ＡＮＤＢＯＯＫ　ｐ８４、　Ｔａｂｌｅ５−１　）
に記載のように、機械語命令によってレジスタ番号を直
接指定することにより行われる。

〔発明が解決しようとする問題点〕

上記従来技術では、機械語命令の一部をマイクロプログ
ラム化する場合に問題が発生する。これを以下に詳しく
述べる。

機械語命令をマイクロプログラム制御により実行するシ
ステムでは、マイクロプログラムは書き込み可能な制御
記憶（Ｗ　ＣＳ　：　Ｗｒｉｔａｂｌｅ　Ｃｏｎｔｒｏ
ｌＳｒｏｒａｇｅの略）に格納される。しかし、制御記
憶の容量にはコスト等の理由から制約があるので、機械
語命令の一部をマイクロプログラム化し、残りの部分を
他の機械語命令列で実現する。いわゆる命令の中からソ
フトウェアへリンクして、その命令の機能を実現するこ
とがある。例えばａｄｄ　　Ｒ１，Ｒ２，Ｒ３ という命令の実現方法を考えてみる。ここで、Ｒ１，Ｒ
２，Ｒ３はレジスタを表し、ａｃｉｄ命令はレジスタＲ
１とＲ２の内容を加算して、その結果をレジスタＲ３へ
代入する命令である。そしてこのａｄｄ命令は、整数で
も実数でも加算できる命令と仮定する。このａｄｄ命令
を実現するにはいろいろな方法があるが、当該計算機上
に実数の加算のみを行う ｆａｄｄ　　Ｒ１，Ｒ２，Ｒ３ という命令が存在する場合には、これをＷＯ２の容量削
減のために有効利用することが望ましい。

このために例えば、ａｄｄ命令を ａｄｄ　　Ｒ１，Ｒ２，Ｒ３，Ｌａｓ とする方法が考えられる。この命令は、レジスタＲ１，
Ｒ２の内容がともに整数の時には、マイクロプログラム
にてその加算を実行し、その結果をレジスタＲ３へ格納
して処理をする。しかしレジスタＲ１，Ｒ２の内容が実
数の時には、レジスタＲ１の内容を第１引数、レジスタ
Ｒ２の内容を第２引数、レジスタＲ３のレジスタ番号を
第３引数として、スタックのトップアドレスを示すスタ
ックポインタＳＰをデグリメントしながらスタックへ書
き込み、それからＬａｓで指定されたソフトウェア加算
プログラムの先頭アドレスへジャンプして処理を終了す
る。

ソフトウェア加算プログラムは、第１引数と第２引数と
を加算して、第３引数で示されたレジスタ番号をもつレ
ジスタへその結果を代入するのであるが、そのためには
Ｌａｓを先頭とする加算プログラムは次のようになる。

まずスタックに格納されている第１．第２及び第３引数
を、スタックポインタＳＰをインクリメントしながら、
それぞれＲｉ、Ｒｊ、Ｒｋレジスタヘロードする命令と
、実数の加算を行うｆａｄｄ　　Ｒｉ、Ｒｊ、ＲＱとい
う命令と、加算結果ＲＱの内容をＲｋレジスタにより間
接的に指示されたレジスタ（本例では、Ｒ３レジスタ）
へ転送するためのＲｋレジスタ内容による分岐処理とが
必要となる。ところがこの分岐処理では、レジスタＲｋ
の内容が３（レジスタＲ３の番号）である時 ｍｏｖｅ　Ｒ１，Ｒ３ を実行するが、レジスタＲｋの内容となる可能性のある
レジスタ分だけｍｏｖｅ命令を並べておき、レジスタＲ
ｋの内容に応じて対応する１ＩＩｏｖｅ命令アドレスへ
の分岐を行う必要がある。このように、スタックという
メモリ内にレジスタ番号をデータとして持つ場合、その
メモリアドレスをオペランドとして持つ命令、つまり間
接的にレジスタを指定する命令がないために、複雑で効
率の悪い処理系となってしまうという問題があった。

本発°明の目的は、その命令のオペランド部で間接的に
レジスタを指定するような命令を実行できる中央処理装
置を提供することにある。

〔問題点を解決するための手段〕 上記の目的は１機械語命令中のメモリアドレスによって
間接的にレジスタを指示できる命令形式を定めるととも
に、この命令形式を確認するためのデコード手段と、こ
のデコード手段に接続され。

オペランド部が上記の間接的なレジスタ番号データかそ
の他のメモリデータのどちらを指示しているのかを識別
する識別手段と、レジスタ番号デー夕であった時にその
レジスタ番号データをレジスタファイルへ転送するため
の専用データラインとを設けることにより達成される。

〔作用〕

機械語命令中に示されているメモリアドレスを用いて間
接的にレジスタを指示することのできる命令形式をデコ
ードする手段は、機械語命令の命令コードに基づいて制
御記憶に格納されているマイクロプログラムの先頭アド
レスを発生する。このマイクロプログラムは次々と制御
記憶から読み出され、機械語命令を実行するハードウェ
ア動作を制御する。前述の識別手段もこのマイクロプロ
グラムの一部として組込まれており、命令のオペランド
部の示すメモリアドレスにレジスタ番号が入っているか
他のデータが入っているかの識別を命令に含まれるモー
ドをしらべて行い、前者の場合にはメモリから読み出し
たデータを専用データラインを介してレジスタファイル
へアクセスする。

このようにレジスタへのアクセスを機械語命令のオペラ
ンドで間接的に指定できるから、マイクロプログラムか
ら機械語命令へ処理を移したときのレジスタへのアクセ
スを効率よく行える。

〔実施例〕

以下、本発明の一実施例を図面によって詳細に説明する
。第２図は本発明において取り扱う命令の形式例である
。ｏｐは８ビツトからなるオペレーションコード部で命
令毎に固有の情報を有し、ｏｐｄｌは第１オペランド、
ｏｐｄ２は第２オペランドを指示する８ビツトの情報で
ある。また、ｄｉｓｐは、３２ビツトから成るディスプ
レースメントを示す情報である。

第３図は８ビツトの命令オペランドの詳細な構成を示し
たもので、Ｏ〜３ビット目がモード（ｍｏｄｅ）　、４
〜７ビツト目がレジスタ番号（ｒｃ４ｎｏ）である。モ
ードが’ｏ　ｏ　ｏ　ｏ’の時はレジスタ直接形式（ｒ
ｅｇｎｏでレジスタＲＯ−Ｒ１５を直接指示）を意味し
、　’０００１’の時はレジスタ間接メモリ形式（メモ
リのデータを指示するが、そのデータを格納したメモリ
アドレスがｒｅｇｎｏの指示するレジスタに入っている
）を意味し００１０′の時は本発明の特徴とする場合で
あって、メモリ間接レジスタ形式を意味し、この時はｒ
ｅｇｎｏで指示されたメモリアドレスにアクセスするレ
ジスタ番号が入っている。

第４図は以上の第２図、第３図で説明した命令の具体例
としての ｒａｏｖｅ　Ｒ１，［（ＳＰ）　］ を示している。０〜７ビツト目のマ２ａマはオペレーシ
ョンコードであり、ｍｏｖｅ命令を示す。８〜１５ビツ
ト目のオペランド情報によって、第１オペランドはレジ
スタ直接形式でレジスタＲ１を指示しており、続いて１
６〜２３ビツト目のオペランド情報により、第２オペラ
ンド情報はメモリ間接レジスタ形式、すなわち、スタッ
クポインタＳＰの指示するメモリ内容により指示された
レジスタを指示する形式であることを示している。

以上述べた機械語命令を実行する、本発明の中央処理装
置の一実施例を第１図によって説明する。

同図において、命令ＳＯは主記憶装置１に置かれている
機械語命令ｍ０ＶＱであり、そのオペランドＲ１はレジ
スタ直接形式を示し、［（ＳＰ）］はスタックポインタ
ＳＰによるメモリ間接レジスタ形式を示している。本装
置は主記憶１の他に命令レジスタ２２機械語命令をデコ
ードして制御“記憶の対応するマイクロ命令群の先頭ア
ドレスを発生するデコード回路３．マイクロ命令を次々
と制御記憶から取り出してハードウェアの制御を行うマ
イクロ命令シーケンス回路５．制御記憶４マイクロプロ
グラム命令レジスタ６、レジスタファイル７、アドレス
計算ユニット８等の通常の回路の他に、レジスタの間接
指定を可能にするためのゲート９．セレクタ１０及び専
用データライン１１を備えている。

以上の構成の装置において、ｍｏｖｅ命令５０が命令レ
ジスタ２ヘセツトされたときの動作を説明する。まず命
令レジスタ２のオペレーションコードｍｏｖｅをデコー
ダ３がとり込み、この命令を実行するマイクロプログラ
ムの先頭アドレスを生成してこれを制御記憶４へ与える
。そうするとシーケンス回路５の制御によりマイクロプ
ログラム命令群が次々とマイクロ命令レジスタ６へとり
出され、以下のように実行される。

第５図は命令５０の第１オペランドの処理フローであっ
て、まずステップ６０では、命令レジスタ２から第１オ
ペランド情報８ビツトを取り出し。

その下位４ビツト（レジスタ番号）を信号線２１へ出力
する。次にステップ６１で信号線２２を経由してゲート
９を制御して、信号線２１上の信号（本例ではレジスタ
Ｒ１）を選択してゲート９から出力する。ステップ６２
では、レジスタの内容（本例では、Ｖａ　ｌ）をレジス
タファイル７から取り出してバス２５へ出力し、ラッチ
回路１２にラッチして次の第６図の処理ＳＵＢへ移る。

第６図の処理ＳＵＢは命令５０の第２オペランドの処理
及？Ｊ’ｍｏｖｅ実行のフローチャートであり。

まずステップ７ｏでは令命レジスタ２から第２オペラン
ド情報８ビツトを取り出し、下位４ビツトを信号線２１
へ出力する。ステップ７１では信号線２２を経由してゲ
ート９を制御し信号線２１上の信号（本例ではレジスタ
ＳＰ）を選択してゲート９から出力する。ステップ７２
ではレジスタＳＰの内容（本例ではａｄｒ）をレジスタ
ファイル７から取り出してバス２５へ出力し、信号線２
４を経由してバス２６へ出力する。ステップ７３ではバ
ス２６上のデータ（ａｄｒ）をメモリアドレスレジスタ
１４にセットしてメモリ１を開き、メモリ１内のアドレ
スａｄｒの内容をオペランドバッファレジスタ１３に取
り出す。ステップ７４では、第２オペランドの上位４ビ
ツトが。

’ＯＯ１０か０００１’を判定する。これは、第マ　　
マ ２オペランドが本発明によるメモリ間接レジスタ形式で
あるか、従来技術によるレジスタ間接メモリ形式である
かを識別するものである。’００１０’の時はメモリ間
接レジスタ形式であり、レジスタ１３にセットされたデ
ータａｄｒはアクセスすべきレジスタの番号であるので
、ステップ７５で信号線２３を経由してセレクタ１０を
制御し、オペランドバッファレジスタ１３の内容を信号
線１１へ出力する。ステップ７６では信号線２２を経由
してゲート９を制御し、信号ａｌｌを選択してゲート９
から出力する。これによって間接指定されたレジスタへ
のアクセスが行われるので、ステップ７７ではラッチ１
２に保持していた内容、つまり第５図ステップ６２でレ
ジスタＲ１から読み出してラッチしておいたデータをバ
ス２６へ出力してアクセスしているレジスタへ書き込む
。これでｍｏｖｅ命令の実行を終了する。またステップ
７４で第２オペランドの上位４ビツトが’０００１’で
あった時はレジスタ間接メモリ形式であって、ステップ
７８で信号線２３を経由してセレクタ１０を制御し、オ
ペランドバッファレジスタ１３の内容をバス２６へ出力
する。この場合はバス２６へ出力されたデータが転送さ
れるメモリアドレスであるから、ステップ７９ではこれ
をメモリアドレスレジスタ１４ヘセツトしてメモリ１を
開く。続いてステップ８０でラッチ１２に保持していた
内容（転送するデータ）をバス２６へ出力し、書き込み
レジスタ１５ヘセツトしてメモリ１へ書き込み、ｍｏｖ
ｅ命令を終了する。

以上に述べた様に、本発明の一手段であるメモリ間接レ
ジスタ形式を確認するためのデコード手段は、第１図の
デコーダ３により実現し、メモリ内容が上記間接的なレ
ジスタ番号データかその他のメモリデータかの識別は、
命令内のオペランド内のモードによってセレクタ１０．
ゲート９を制御することにより実現し、上記メモリ内容
のレジスタ番号データの転送は信号線１１により実現し
ている。

なお、本実施例では本発明をわかりやすくするために、
命令形式を単純化し、第３図に示す形式として説明した
が、一般にはディスプレースメント付き、不付き等の場
合も同様である。

〔発明の効果〕

本発明によれば、メモリの内容によりレジスタを操作す
ることができるから、マイクロプログラムからソフトウ
ェアへリンクしたときの演算結果のレジスタへの格納を
効率よく実現できるという効果があり、また波及的効果
として、高級言語コンパイラシステムがメモリ間接レジ
スタ形式をサポートする事により、従来不可能であった
高級言語によるハードウェアレジスタ番号を意識したプ
ログラミングが可能になるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図〜第４図は
本発明で処理する命令形式の説明図、第５図及び第６図
は第１図の実施例におけるマイクロプログラム処理例を
示すフローチャートである。 ２・・・命令レジスタ、３・・・デコーダ、４・・・ｒ
Ｈ御記憶、５・・・マイクロ命令シーケンス回路、６・
・・マイクロ命令レジスタ、１０・・・セレクタ、１１
・・・信号線、１３・・オペランドバッファレジスタ、
５ｏ・・・機械語命令。

Claims (1)

【特許請求の範囲】
1. １、そのオペランド部でアクセスすべきレジスタ又はメ
   モリのアドレスを間接指定できる間接アドレス命令を実
   行するための中央処理装置において、上記間接アドレス
   命令が入力されたときに該命令を実行するためのマイク
   ロプログラムを起動するデコーダと、上記間接アドレス
   命令内の間接アドレス指定を行つているオペランド部の
   指定するメモリアドレスの内容をアドレスとしてメモリ
   からデータを読み出し、該読み出したデータをオペラン
   ドバツフアへセツトするところの上記マイクロプログラ
   ムで構成されたデータ読み出し手段と、上記オペランド
   に含まれたモード情報を調べることによつて上記間接ア
   ドレス指定がレジスタアクセスかメモリアクセスかを判
   定するところの上記マイクロプログラムで構成された判
   定手段と、該手段により上記間接アドレス指定がレジス
   タアクセスと判定された時には上記オペランドバツフア
   にセツトされたデータをアクセスすべきレジスタの番号
   としてレジスタフアイルのアクセス手段へ転送し上記間
   接アドレス指定がメモリアクセスと判定された時には上
   記オペランドバツフアにセツトされたデータをアクセス
   すべきメモリアドレスとしてメモリアクセス手段へ転送
   するための選択手段とを有せしめたことを特徴とする中
   央処理装置。