JPH0218729B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はマイクロプログラム制御のマイクロ
プロセツサに関するものである。

〔従来技術〕

マイクロプログラム制御のマイクロプロセツサ
においては、機械命令の実行を布線論理の回路で
行うことなく、マイクロプログラム化された制御
ユニツトを備え、マイクロ命令の実行により各機
械命令に対する処理を行つている。

第１図は制御ユニツトを備えたマイクロプロセ
ツサの構成の一部を示すブロツク図で、１は機械
命令を記憶しているプログラムメモリ（図示せ
ず）のアドレスが順次設定されるプログラムカウ
ンタ、２はプログラムカウンタ１の内容を出力す
るアドレスバス、３はアドレスバス２によりアク
セスされるプログラムメモリ（図示せず）の出力
データを転送するデータバス、４は機械命令（プ
ログラムメモリ内に記憶されていてアドレスバス
２上のアドレスにより読出される）の読出し時に
データバス３の内容を記憶するインストラクシヨ
ンレジスタ、５はインストラクシヨンレジスタ４
の内容を記憶する実行インストラクシヨンレジス
タ、６はインストラクシヨンレジスタ４の内容に
より該機械命令に対応するマイクロ命令が格納さ
れている先頭アドレスを指定するマイクロ分岐ア
ドレス生成部、７はマイクロ分岐アドレス生成部
６又はマイクロ命令により制御され、次に実行す
るマイクロ命令のアドレスを指定するマイクロプ
ログラム制御部、８はマイクロ命令を格納してい
るマイクロプログラムメモリ、９はマイクロプロ
グラムメモリ８の出力データを記憶するマイクロ
インストラクシヨンレジスタ、１０はデータ処理
を行う演算部、１１は実行インストラクシヨンレ
ジスタ５により指定される汎用レジスタ（汎用レ
ジスタ１１内には複数のレジスタが存在し、その
うちの第１レジスタ（仮称）の内容が演算部１０
の右側入力として接続されており、実行インスト
ラクシヨンレジスタ５の内容によつて選択された
レジスタの内容がマルチプレクサ１２の右側入力
に接続されている）、１２は汎用レジスタ１１の
ソースデータ出力又は実行インストラクシヨンレ
ジスタ５のイミデイエート値をマイクロインスト
ラクシヨンレジスタ９の内容により選択するマル
チプレクサである。

第２図は主プログラムの機械命令を示すフオー
マツト図で、２０は機械命令全体を示し、機械命
令２０はオペコード部２１とオペランド部２２と
で構成され、オペコード部２１は加算、減算とい
うような演算部の演算方式を指定し、オペランド
部２２はその時の入力データを指定する。又、オ
ペランド部２２はデータ入力の指定のみに使用す
るソースアドレス部２７と、データ入力の指定と
ともに演算結果の格納個所の指定に使用するデイ
ステイネーシヨンアドレス部２８とから構成され
ている。ソースアドレス部２７とデイステイネー
シヨンアドレス部２８は共にモード部とデータ部
に分かれモード部はデータ部が汎用レジスタアド
レスであるか、イミデイエートデータであるかを
指示する。例えば、ソースアドレス部２７におい
てモード部２３は汎用レジスタアドレスであるこ
とを示している場合は、データ部２４の数値をア
ドレスとして汎用レジスタ１１から読出した数値
を演算部１０の左側の入力とすることを意味し、
モード２３がイミデイエートデータであることを
示している場合は、データ部２４の数値そのもの
を演算部の左側の入力とすることを意味する。

次に従来の装置の動作について説明する。通
常、１つの機械命令を実行するには、命令の読出
し、命令の解読、データ処理の３ステツプを連続
して実行する。命令の読出しステツプにおいては
プログラムカウンタ１の内容をアドレスバス２に
出力し、それによりプログラムメモリがアクセス
されてデータバス３を通じてインストラクシヨン
レジスタ４に機械命令を記録することによつて行
う。データ処理の段階では主プログラムの命令に
よつて直接データ処理を行うことなく、主プログ
ラムの機械命令に対応するマイクロプログラムを
実行するので、命令の解読ステツプにおいては、
インストラクシヨンレジスタ４に記憶された機械
命令をマイクロ分岐アドレス生成部６により、こ
の機械命令のオペコード部と、オペランド部のソ
ースアドレスのモード部及びデイステイネーシヨ
ンアドレスのモード部とで、マイクロ命令が格納
されているマイクロプログラムメモリ８をアクセ
スし、該マイクロ命令をマイクロインストラクシ
ヨンレジスタ９に記憶する。又、これと並行して
機械命令を実行インストラクシヨンレジスタ５に
記憶する。この場合、オペコード部２１の命令が
同一のものであつても、ソースアドレス２７のモ
ード２３において異なつたモードが指定されてい
る場合、従来はそれぞれ異つたマイクロ命令とな
つた。次に、データ処理段階ではマイクロインス
トラクシヨンレジスタ９の内容により各制御が行
われるが、この制御は演算部１０の演算種類を定
め、マルチプレクサ１２が２つの入力のうちいず
れを出力するかを定め、かつマイクロプログラム
制御部７が次に出力するアドレス信号をどのよう
な方法によつて作るかを定める。第１図に示す例
では演算部１０の右側入力は必ず汎用レジスタ１
１内のレジスタの内容であるが、演算部の左側入
力は、オペランド部２２のソースアドレス２７の
モード２３がレジスタモードを示すときはデータ
２４の内容をアドレスとして汎用レジスタ１１か
ら読出した数値であり、モード２３がイミデイエ
ートモードを示すときはデータ２４の内容そのも
のであり、この切換がマイクロインストラクシヨ
ンレジスタ９の内容による制御でマルチプレクサ
１２を介して行われる。

従来の装置は以上のように構成されているの
で、レジスターレジスタ間モードの演算命令と、
レジスターイミデイエートデータ間モードの演算
命令との２種類の機械命令に対しては、それぞれ
別々のマイクロプログラムが必要となり、マイク
ロプログラムの容量の増大という欠点があつた。

〔発明の概要〕

この発明は上述のような従来のものの欠点を除
去するためになされたもので、ハードウエア量の
増加を極力抑えながら、オペコード部２１１の命
令が同一命令である限り、レジスターレジスタ間
モードであつても、レジスターイミデイエートデ
ータ間モードであつても同一のマイクロ命令で実
行できるようにして、マイクロプログラム容量を
縮少したマイクロプロセツサを提供することを目
的としている。

〔発明実施例〕

以下、この発明の実施例を図について説明す
る。第３図はこの発明の一実施例を示すブロツク
図で、第１図と同一符号は同一部分を示し、１３
は実行インストラクシヨンレジスタ５に記憶され
ている機械命令の内の、オペランド部２２のソー
スアドレス２７部内のモード部２３がレジスター
レジスタ間モードであるか、或いはレジスターイ
ミデイエートデータ間モードであるかをデコード
し、識別するオペランドデコーダである。

次にこの発明の動作について説明する。１つの
機械命令の実行において、命令の読出し、命令の
解読のステツプは従来と同様に行われる。次に、
データ処理のステツプにおいて演算命令がレジス
ターレジスタ間モードの演算である場合にはオペ
ランドデコーダ１３が、実行インストラクシヨン
レジスタ５の内容である機械命令のオペランド部
２２内のモード２３にある情報からこれを識別
し、マルチプレクサ１２からの演算部１０へのソ
ース入力データとして汎用レジスタ１１の出力デ
ータを選択する。反対に演算命令がレジスターイ
ミデイエートデータ間モードの演算である場合に
はオペランドデコーダ１３はモード２３部にある
情報からこれを識別し、マルチプレクサ１２から
の演算部１０へのソース側入力データを実行イン
ストラクシヨンレジスタ５のオペランド部２２の
データ２４、即ち、イミデイエートデータに選択
する。

以上のように、オペランドデコーダ１３により
マルチプレクサ１２を制御することにより、マイ
クロインストラクシヨンレジスタ９の内容により
マルチプレクサ１２を制御する必要がなくなり、
機械命令のオペコード部２１が同一の命令であれ
ば、これがレジスターレジスタ間モードの命令で
あつても、レジスターイミデイエートデータ間モ
ードの命令であつても１種類のマイクロ命令によ
り実行可能となる。なお、上記実施例ではレジス
ターレジスタ間モードの演算命令と、レジスター
イミデイエートデータ間モードの演算命令とを１
種類の演算命令で実行する例を示したが、この発
明の原理は、インデツクスアドレツシング時のオ
フセツト値等、主プログラム内の機械命令により
直接指定されるデータを伴う種々の機械命令に対
して広く適用することができる。

〔発明の効果〕

以上のように、この発明によれば機械命令がレ
ジスターレジスタ間モードの演算命令であるか、
レジスターイミデイエートデータ間モードの演算
命令であるかにかかわらず、データ処理としては
同一の処理が行え、このような２種類の機械命令
に対して１つのマイクロ命令により実行できるこ
ととなりマイクロプログラム容量の大幅な縮少化
ができる効果がある。

【図面の簡単な説明】

第１図は従来の制御ユニツトを備えたマイクロ
プロセツサの構成の一部を示すブロツク図、第２
図は主プログラムの機械命令を示すフオーマツト
図、第３図はこの発明の一実施例を示すブロツク
図である。 １…プログラムカウンタ、２…アドレスバス、
３…データバス、４…インストラクシヨンレジス
タ、５…実行インストラクシヨンレジスタ、６…
マイクロ分岐アドレス生成部、７…マイクロプロ
グラム制御部、８…マイクロプログラムメモリ、
９…マイクロインストラクシヨンレジスタ、１０
…演算部、１１…汎用レジスタ、１２…マルチプ
レクサ、１３…オペランドテコーダ、２０…機械
命令、２１…オペコード部、２２…オペランド
部、２３…モード部、２４…データ部、２７…ソ
ースアドレス。なお、各図中同一符号は同一又は
相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 主プログラム中の命令がオペコード部とオペ
   ランド部とで構成され、オペランド部には上記主
   プログラム中の命令が第１のレジスタの内容とオ
   ペランド部で指定するレジスタの内容との間の演
   算を指定するレジスターレジスタ間モードの演算
   命令であるか又は上記第１のレジスタの内容とオ
   ペランド部で直接指定する数値との間の演算を指
   定するレジスターイミデイエートデータ間モード
   の演算命令であるかを識別するモード部を有する
   構成の場合、その主プログラム中の命令を解読
   し、その解読結果に従つてそれぞれの命令に対応
   するマイクロプログラムに分岐して当該命令を実
   行するマイクロプロセツサにおいて、 上記モード部の内容をデコードするオペランド
   デコーダと、このオペランドデコーダの出力によ
   り制御されるマルチプレクサとを備え、上記マル
   チプレクサには第１入力として上記オペランド部
   で指定するレジスタの内容が、第２入力として上
   記オペランド部のデータがそれぞれ入力され、レ
   ジスターレジスタ間モードのときは上記第１入力
   を、レジスターイミデイエートデータ間モードの
   ときは上記第２入力をそれぞれ選択出力すること
   により、上記マイクロプログラムにおいては、上
   記主プログラム中の命令のオペコード部が同一演
   算命令を示す場合は、当該命令がレジスターレジ
   スタ間モードの命令であるとレジスターイミデイ
   エートデータ間モードの命令であるとに関せず同
   一のマイクロプログラムを用いることを特徴とす
   るマイクロプロセツサ。