JPS6051739B2 - マイクロプログラム方式 - Google Patents

Description

【発明の詳細な説明】 この発明は、ダイナミックエミュレーション、特権命
令の扱いなどを簡単かつ効果的に行なえるようにしたマ
イクロプログラム方式に関し、特に、ユーザーモード中
の特権命令のマイクロプログラム開始番地の次の番地を
イリーガル命令処理ルーチンとすることにより特権命令
の判別を行なうハードウェアが不要にでき、かつエミュ
レーションをダイナミックに行なうことが比較的容易に
できるとともに、エミュレーションモードと本来のモー
ドでの命令の実行の違いを各命令ごとに時間の損失なく
行なうことのできるマイクロプログラム方式を提供する
ことを目的とする。

以下、この発明のマイクロプログラム方式の実施例に
ついて図面に基づき説明する。

第１図はその一実施例の構成を示すブロック図である。
この第１図における１はプログラムステータスワーキン
グレジスタで、実行中のプログラムのステータスを保持
するレジスタであり、その内部にはエミ’ユレーシヨン
モード、スーパバイザモードなどのプログラムのモード
を指定するビットを含んでいる。また、２はユーザー命
令を保持する命令保持レジスタである。プログラムステ
ータスワーキングレジスタ１および命令保持レジスタ２
の内容は・マップリードオンメモリ３（以下、ＭＡＰＲ
ＯＭと言う）に転送されるようになつている。ＭＡＰＲ
ＯＭ３は命令保持レジスタ２のビットの一部と、プログ
ラムステータスワーキングレジスタ１の一部によりアド
レスされるものであり、これから実行されるマイクロプ
ログラムの開始マイクロ命令の次の実行すべきマイクロ
命令が記憶されている主ＲＯＭ４のアドレス情報（セカ
ンドアドレス）を記憶している。ＭＡＰＲＯＭ３から読
出されたセカンドアドレスは第２セレクタ５に転送する
ようになつている。上記命令保持レジスタ２の例えばオ
ペレーションコード０Ｐの内容は第１セレクタ６に転送
するようになつている。

この第１セレクタ６にはカウンタ７の出力も導入される
ようになつている。したがつて、この第１セレクタ６は
命令保持レジスタ２の出力とカウンタ７の出力のいずれ
かを選択して出力するようになつている。この第１セレ
クタ６の出力は上記主ＲＯＭ４に転送し、主ＲＯＭ４に
アドレスを与えるようになつている。主ＲＯＭ４は複数
のマイクロ命令から構成される各種マイクロプログラム
を記憶しているリードオンリメモリであり、その出力（
マイクロ命令）はマイクロ命令保持レジスタ８に転送す
るようになつている。

このマイクロ命令保持レジスタ８は実行中のマイクロ命
令を保持し、その出力をデコーダ９および上記第２セレ
クタ５に転送するように構成されている、デコーダ９は
マイクロ命令保持レジスタ８の出力により駆動されるゲ
ート群により構成されるものであり、マイクロ命令の解
読を行なうものである。上記第２セレクタ５はマイクロ
命令保持レジスタ８からの出力とＭＡＰＲＯＭ３からの
出力のど＼ちらか一方を選択してカウンタ７に出力し、
このカウンタの初期設定を行なうものである。

カウンタ７は次に実行すべきマイクロ命令のアドレスを
生成するカウンタである。第２図は上記ＭＡＰＲＯＭ３
のアドレスビット割当例を示す図であり、最上位ビット
２８にプログラムステータスワーキングレジスタ１（第
２図ではＰＳＷとして記入している）のプログラムモー
ド指定ビットが割り当てられ、他のビット２７〜２指に
命令保持レジスタ２の内容が割り当てら・れている。

次に、以上のように構成されたこの発明のマイクロプロ
グラム方式の動作について説明する。

まず、実行すべきユーザー命令が命令保持レジスタ２に
セットされると、この命令保持レジスタ２に保持された
ユーザー命令の０Ｐコードが第１セレクタ６に転送され
る。第１セレクタ６はこの０Ｐコード（スタートアドレ
ス）を選択して、主ＲＯＭ４に対してアドレス指定を行
なう。これにより主ＲＯＭ４から前記ユーザー命令の実
行を制御するマイクロプログラムの最初のマイクロ命令
が読み出される。この読み出された最初のマイクロ命令
はマイクロ命令保持レジスタ８に転送さ）れ、そこで保
持される。このマイクロ命令保持レジスタ８に保持され
たマイクロ命令はデコーダ９および第２セレクタ５に転
送される。デコーダ９ではマイクロ命令を解読し上記ユ
ーザー命令で指定された演算を制御すべく、その解読信
号を演算・制御部（図示せず）に出力する。また、上記
マイクロ命令の読み出しと並行して、上記プログラムス
テータスワーキングレジスタ１からのプログラムモード
ビットと上記命令保持レジスタ２からの出力がＭＡＰＲ
ＯＭ３に転送され、このＭＡＰＲＯＭ３から次に実行す
べきマイクロ命令のアドレスを示すセカンドアドレスが
読み出される。

このＭＡＰＲＯＭ３から読み出されたセカンドアドレス
は第２セレクタ５に転送され、第２セレクタ５はこのマ
イクロ命令を選択して、カウンタ７に転送する。これに
より、カウンタ７にはアドレスが初期設定され、カウン
タ７は次に実行すべきマイクロ命令のアドレスを保持す
る。

このカウンタ７に保持されたアドレスは第１セレクタ６
に転送される。第１セレクタ６は今度はカウンタ７のア
ドレスを選択して主ＲＯＭ４に転送し、主ＲＯＭ４に記
憶されているマイクロプログラムのアドレス指定が行な
われる。このアドレス指定により、主ＲＯＭ４から次の
マイクロ命令が読み出され、マイクロ命令保持レジスタ
８に保持される。この後はカウンタ７が順次カウントア
ップして次番地を生成し、第１セレクタ６を介して主Ｒ
ＯＭ４に供給され、主ＲＯＭ４から次に実行すべきマイ
クロ命令が順次読み出され、マイクロ命令保持レジスタ
８に保持され、マイクロ命令の実行が行なわれる。ただ
し、分岐命令がマイクロ保持レジスタ８に読み出された
場合、分岐アドレスは第２セレクタ５を介してカウンタ
７に設定される。なお、上記の説明では、カウンタ７、
第１セレクタ６、第２セレクタ５は別個のものとして説
明してきたが、これらを１つにしたマイクロプログラム
シーケンサがＬＳＩで作られている。

以上のように、この発明のマイクロプログラム方式によ
れば、ユーザー命令を保持する命令保持レジスタからの
０Ｐコードをファーストアドレスとして主ＲＯＭに与え
て、主ＲＯＭから最初のマイクロ命令を読み出し、この
読み出しと並行してプログラムステータスワーキングレ
ジスタのプログラムモードビットと命令保持レジスタの
出力とで生成されるアドレスによりＲＶｌＡＰＲＯＭか
らセカンドアドレスを読み出す。

このセカンドアドレスは主ＲＯＭのアドレスカウンタに
初期設定され、このカウンタより次に実行すべきマイク
ロ命令が主ＲＯＭから読み出すようにしたので、ユーザ
モード中の特権命令のマイクロプログラムの開始番地の
次の番地をイリーガル命令処理ルーチンとし、特権命令
の判別を行なうハードウェアが不要となる。また、エミ
ュレーションをダイナミックに行なうことが比較的容易
となるとともに、エミュレーションモードと本来のモー
ドでの命令の実行の違いを各命令ごとに時間の損失なく
行なうことができるなどの効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明のマイクロプログラム方式の一実施例
の構成を示すブロック図、第２図は同実施例におけるＭ
ＡＰＲＯＭのアドレスのビット構成を示す図である。 １・・・・・・プログラムステータスワーキングレジス
タ、２・・・・・・命令保持レジスタ、３・・・・・Ｍ
ＡＰＲＯＭｌ４・・・・・・主ＲＯＭｌ５・・・・・・
第２セレクタ、６・・・・第１セレクタ、７・・・・・
カウンタ、８・・・・・マイクロ命令保持レジスタ、９
・・・・・・デコーダ。

Claims (1)

【特許請求の範囲】
1. １ 複数のマイクロ命令から成るマイクロプログラムを
   記憶する第１記憶手段と、開始マイクロ命令の次に実行
   されるマイクロ命令のアドレスを記憶する第２記憶手段
   と、ユーザー命令を保持する命令保持レジスタと、上記
   第１記憶手段の読み出しアドレスを生成するカウンタと
   、上記命令保持レジスタの出力および上記カウンタの出
   力が入力されいずれか一方を選択して上記第１記憶手段
   に供給する第１セレクタと、上記第１記憶手段から読み
   出されたマイクロ命令を保持するマイクロ命令保持レジ
   スタと、このマイクロ命令保持レジスタの出力と上記第
   ２記憶手段の読み出し出力が入力されいずれか一方を選
   択して上記カウンタに供給する第２セレクタと、プログ
   ラムモードビットを有しプログラムステータス情報を保
   持するＰＳＷレジスタと、このＰＳＷレジスタの上記プ
   ログラムモードビットと上記命令保持レジスタの出力と
   により上記第２記憶手段のアドレスを指定する手段とを
   具備し、上記ユーザー命令の実行において、上記命令保
   持レジスタから第１セレクタを介して供給される出力に
   より上記第１記憶手段から開始マイクロ命令を読み出し
   、この読み出しと並行して上記第２記憶手段から読み出
   されるアドレスを次のマイクロ命令の読み出しアドレス
   として上記第２セレクタを介し上記カウンタに供給する
   ことを特徴とするマイクロプログラム方式。