JPS6160132A - デ−タ・タイプ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ・タイプ制御方式、特にデータに付され
たデータの種類（タイプ）を示す情報（タグ）を利用し
て処理を行う際に、当該情報に含まれる前記データの種
類を直接に用いて処理を行うのでなくて、複数のデータ
の種類を含むいわゆるタイプ集合を利用した形で処理す
ることによって使用すべき制御記憶容量を少なくすると
共に処理の高速化を図るよう構成したデータ・タイプ制
御方式に関するものである。

〔従来の技術と発明が解決しようとする問題点〕従来、
データの種類を示す情報を付加したいわゆるタイプ付デ
ータを扱う計算機システムは、当該タイプ付データに付
加されているデータの種類を示す情報に対応した処理を
行うために条件分岐命令を用いていた。この際、データ
に付加されたデータの種類から見て処理すべき態様が大
幅に異なる場合には、条件分岐命令を用いて当該種類に
応じた処理を実行させる必要がある。しかし、殆ど同じ
態様の処理を行っているのに前記データ種類が異なるか
らと言って一々条件分岐命令を用いて処理を行っていた
のでは、条件分岐に伴う処理速度が遅くなると共に分岐
条件が分岐先を指定するために制御記憶用の記憶域が大
きくなリオーパヘソドが生じてしまうという問題点があ
った。

詳述すると、第１６図図示の如き構成を採用した従来の
データ・タイプ制御方式の場合には、タイプ検出回路１
によってデータ・バス上に存在するデータから検出した
データの種類と命令レジスタ２から取り出したデータの
種類とを一致判定回路３によって一致しているか否かを
判定し、一致している時には条件成立信号線を介してマ
ルチプレクサ４に指令を発して命令レジスタ２に格納さ
れている分岐先のアドレスを分岐アドレス線を介してプ
ログラム・カウンタ５に格納する。これにより、分岐先
のアドレスがプログラム・カウンタ５にセットされたこ
とになる。そして、当該プログラム・カウンタ５に格納
したアドレスを制御記憶装置６に供給し、分岐先のアド
レスに格納された所定の命令等を実行する。尚、前記一
致判定回路３によって一致していないことが判定された
時には、プログラム・カウンタ５の内容がインフレメン
タ７によってインクレメントされ、該インクレメントさ
れたアドレスが制御記憶装置６に供給される。

第１６図図示構成の具体的動作を説明するためのプログ
ラムを第１７図ないし第１９図に示し、従来の問題点を
明らかにする。

第１７図はデータの種類がＦＩＸ（固定小数点数）の時
のみ、レジスタＲＦＩの内容を零にクリアするプログラ
ムを示す。図示■に示ず第１ステツプＩ Ｓ口　−　ＢＦＡＬＳＥ（ＦＩＸ）　　ＴＯＮ０Ｎ−Ｆ
ＩＸ。

は、固定小数点（ＦＴＸ）でなかったら“Ｎ０Ｎ−ＦＩ
Ｘ’”で指示されるアドレスに分岐（ジャンプ）するこ
とを意味する。そして、固定小数点数である場合には、
図示■に示す第２ステツプ　ＲＦＩ　＝　ＢＴＲＩＭＯ
（Ｘ　’００００”）　。

を実行する。このように、一般にデータの種類（データ
・タイプ、例えばＦＩＸ）に基づいて分岐を行わせる必
要があるが、データ・タイプによって分岐を行わせる場
合には、データ・タイプが異なっていても分岐先が同じ
である場合があり、このような場合に命令ステップ数が
大となる。即ち、データ・タイプによる分岐を行わせる
には従来からデータの種類に対応した形で分岐を実行さ
せる分岐命令には、データの種類と命令で指定した種類
との一致／不一致を分岐条件とする２方向条件分岐命令
と、複数のデータの種類に対応した形で多方向に分岐す
る多方向分岐命令との２種がある。

第１８図は２方向条件分岐命令を用いたプログラムを示
し、第１９図は多方向分岐命令を用いたプログラムを示
す。

第１８図はデータの種類が２５６個からなる場合の２方
向条件分岐命令を用いたプログラムを示す。図中“ＴＹ
ＰＥＯ”ないし”ＴＹＰＥ１２７”は夫々データの種類
を示し、該範囲に該当する場合には“ＲＯＵＴＩＮＥＩ
　″によって指定されるアドレスに分岐（ジャンプ）し
、該範囲以外の場合（ＴＹＰＥｌ　２８ないしＴＹＰＥ
２５５）には当該全ての分岐命令を実行した次のアドレ
ス（ＲＯＵＴＩＮＥＯ）に格納された命令等を実行する
。これにより、データの種類に対応した形で２方向に分
岐されるが、１２８個の分岐命令、即ち記憶装置６に記
憶させる必要が生じてしまうと共に最大当該分岐命令の
数だけ実行することによる処理速度の低下を生じてしま
うという問題点があった。

第１９図はデータの種類が２５６個からなる場合の多方
向分岐命令を用いたプログラムを示す。

図中多方向分岐命令 ＳＱ　　＝　　ＴＭ。

に続イアＴＹＰＥＯ，ＴＹＰＥＩ、　・・・ＴＹＰＥ２
５５に対応する２５６個の夫々の分岐先を無条件分岐命
令を用いて下記の如く夫々記述しておく。

ＳＱ　＝　Ｂ　Ｔｏ　ＲＯＵＴＩＮＥＯ，ないしＳＱ−
Ｂ　ＴＯＲＯＵＴＩＮＥ２５５゜該多方向分岐命令を用
いた場合には、データの種類（ＴＹＰＥ）によらず２命
令で分岐が完了するが、多方向分岐命令の数と各分岐命
令のブロック（数）とを合わせて２５７個（語）の制御
記憶領域を必要としてしまうという問題点があった。

これは、一般に計算機システムは数にないし十数に語程
度の制御記’Ｌ！　６１域しか備えていなく、多方向分
岐命令を実行させるための領域を確保できない問題点が
あった。

〔問題点を解決するための手段〕

本発明は、前記問題点を解決するために、データに付さ
れたデータの種類（タイプ）を示す情報（タグ）を利用
して処理を行う際に、当該情報Ｇこ含まれるデータの種
類を直接用いて処理を行うのでなくて複数のデータの種
類を含むいわゆるタイプ集合を新たに導入し、該導入し
たタイプ集合中に処理を行おうとするデータの種類が含
まれてい用することにより、使用すべき制御記憶容量を
少なくすると共に処理の高速化を図っている。そのため
、本発明のデータ・タイプ制御方式は、データに付され
たデータの種類を示す情報を利用して処理を行うデータ
・タイプ制御方式において、処理を行おうとするデータ
から当該データに４１されたデータの種類を検出するタ
イプ検出回路と、プログラム・カウンタによって指定さ
れた制御記１ａ装置内の所定のアドレスから読み出した
内容を格納する命令レジスタと、前記処理を行おうとす
るデータの種類が、処理を行うに適した種類のものであ
るか否かを判別するために前もってデータの種類を任意
に指定した形のタイプ集合を格納すると共に、前記タイ
プ検出回路を用いて検出したデータの種類が、前記命令
レジスタに格納されているデータの種類に関する情報に
基づいて読め出された前記タイプ集合中に含まれるか否
かを判別するためのタイプ集合ＲＡＭとを備え、該タイ
プ集合ＲＡＭによって含まれていることが判別された場
合に前記命令レジスタに格納されているアドレ゛　ス情
報を前記プログラム・カウンタに格納することによって
処理を行うよう構成したことを特徴としている。

〔実施例〕

以下図面を参照しつつ本発明の実施例を詳細に説明する
。

第１図は本発明の１実施例構成図、第２図ないし第５図
は第１図図示本発明の１実施例構成に用いるデータ構造
を説明する説明図、第６図ないし第８図は第１図図示本
発明の１実施例構成に用いるタイプ集合の照合を行うた
めの構成図、第９図は第１図図示本発明の１実施例構成
を用いた動作を説明する動作説明図、第１０図ないし第
１５図はマイクロ命令を用いる場合の構成および動作を
説明する図を示す。

図中、１．１−１はタイプ検出回路、２．２−１は命令
レジスタ、４．４−１はマルチプレクサ、５．５−１は
プログラム・カウンタ、６は制御記憶装置、７はインフ
レメンタ、８．８−１．８−３．１０はタイプ集合ＲＡ
Ｍ、８−２はタイプ集合レジスタ、９−１はタグ集合用
制御記（、！装置、９−２はマイクロ・コード用制御記
４ａ装置、１１はデコーダを表す。

第１図において、タイプ集合ＲＡＭ８は本発明に係わる
ものであり、後述する如くタイプ集合を格納するための
ものである。簡単に全体の構成および動作を説明した後
、順次詳細に説明する。

図中タイプ検出回路１によってデータ・ハス上に存在す
るデータから検出したデータの種類（タイプ）と命令レ
ジスタの内容とをもってタイプ集合ＲＡＭを索引して、
当該データの種類が、命令レジスタ２から読み出した情
報を用いてタイプ集合ＲＡＭ８から読み出したタイプ集
合中に含まれる場合、図示条件成立信号線を介してマル
チプレクサ４を駆動して命令レジスタ２中に格納されて
いる分岐（ジャンプ）先のアドレスがプログラム・カウ
ンタ５に格納される。そして、該プログラム・カウンタ
５に格納された分岐先のアドレスが制御記憶装置６に供
給され、当該供給されたアドレスに格納されているマイ
クロ命令等が命令レジスタ２に格納されることとなる。

これにより、分岐先のマイクロ命令等が実行される。こ
のように、本実施例はデータの種類がタイプ集合によっ
て指示されるタイプに含まれる場合に、所定の分岐先に
分岐するよう構成しであるため、後述する如く処理ステ
ップの短縮を図り、処理の高速化を図ることができると
共に制御記憶装置６内で使用する領域を小さくすること
ができる。

尚、タイプ検出回路１によってデータ・ハス上に存在す
るデータから検出されたデータの種類（タイプ）が、タ
イプ集合ＲＡＭ８から読み出されたデータの種類（タイ
プ）に含まれない場合、インクレメント７によってイン
クレメントされたアドレスがプログラム・カウンタ５に
格納される。

そして、該プログラム・カウンタ５に格納されたアドレ
スが制御記憶装置６に供給され、次のアドレスのマイク
ロ命令が読み出されて命令レジスタ２に格納される。こ
れにより、順次プログラムがシーケンシャルに実行され
ることとなる。

第２図はデータ構造を示す。図中データは図示の如くデ
ータのタイプ（種類）および内容とから構成されている
。データのタイプは８ヒ・７１〜で構成され、２５６個
のデータのタイプ（種類）を表示し得る。また、データ
の内容は３２ビ、１・で構成されている。

第３図はデータのタイプ（種類）の例を示す。

図中タグＮＯ，Ｏないし１５に対応する夫々のタイプは
、Ｌ　Ｉ　Ｓ　Ｐマシンである”　Ａ　Ｉ−Ｐ　ＨＡ　
”で採用されたものを示し、本実施例では８ビツトを用
いて表しているので更にタグＮｏ、１６ないし２５５に
ついても指定することができる。該タグ階の値は前述し
た第２図図中タイプの位置に格納される。

第４図はタイプ集合の例を示す。第４図（イ）図示゛タ
イプ集合０パは、ビット０ないし３に“１”が立てであ
るから当該ビット歯に対応する第３図図中“タグＮＯＯ
”ないし“タグＮｏ３”が指定されたことを意味する。

即ち、“タイプ集合０”は、′タグＮｏ、　Ｏ”によっ
て指定されるタイプである単精度固定小数点数、パタグ
隘１”によって指定されるタイプである任意精度固定小
数点数、パタグＮｏ、　２”によって指定されるタイプ
である単精度浮動小数点数、および°゛タグＮｏ　、３
”によって指定されるタイプである倍精度浮動小数点数
からなる４種のタイプを含んだ形で指定したことを意味
する。尚、０ないし２５５ビツトのいずれに“】゛を立
てるかは、計算機システムを起動する際（ｒ　ｐ　ｒ、
、時）あるいはマイクロ・プログラムをロードする際等
に任意に設定することが可能である。

このため、処理目的に合致させた最適なタイプ集合を設
定することが可能となる。

第４図（ロ）は第４図（イ）図示“タイプ集合０”の意
味を判り易く表したものであり、ｔｙｐｅ　ｓｅｔ　Ｏ
＝　（ｔｙｐｅ　Ｏ，ｔｙｐｅ　Ｌ　ｔｙｐｅ　２．　
ｔｙｐｅ３） の形で表される。即ち、左辺のｔｙｐｅ　ｓｅｔ　Ｏ（
タイプ集合０）は、右辺に示すように既述した第２図図
中タイプ［１，Ｏないし３によって指定されるタイプ０
ないし３が有効であるものを表している。

第５図は第４図を用いて説明したタイプ集合を複数個（
２５６個）第１図図中タイプ集合ＲＡＭ８に格納した例
を示す。該複数個のタイプ集合は、図中左端に示す０な
いし２５５からなる２５６個から構成され、かつ各タイ
プ集合は図中最上端に示すＯないし２５５からなる２５
６個のデータ・タイプ（データの種類）によって構成さ
れている。

例えばタイプ集合０、タイプ集合１およびタイプ集合２
５５について第４図（ロ）図示の形式で表すと下式の如
くなる。

ｔｙｐｅ　ｓｅｔ　Ｏ＝　（ｔｙｐｅ　Ｏ，’ｔｙｐｅ
　Ｌｔｙｐｅ　２．ｔｙｐｅ　３　〕ｔｙｐｅ　ｓｅｔ
　１−（ｔｙｐｅＬｔｙｐｅ　３．ｔｙｐｅ　５）ｔｙ
ｐｅ　ｓｅｔ　２５５−”’（ｔｙＩｌｅ　ｉ　／　０
＜＝　ｉ　＜＝２５５３ここで、（ｔｙｐｅ　ｉ　／　
Ｏ＜＝　ｉ　＜＝２５５）はｔｙｐｅ　Ｏないしｔｙｐ
ｅ　２５５が全て°１”であることを表す。

第６図は、現在データ・ハス」−に存在するデータの種
類が、第１図図中タイプ集合ＲＡＭ８から読あ、出され
たデータ集合に含まれているか否かを判別する動作を説
明する説明図を示す。図中タイプ集合ＲＡＭ８には、第
５図図示の如きタイプ集合を記述したテーブルが格納さ
れている。従って、第１図図示命令レジスタ２から読み
出したタイプ集合を指定する数値を第６図図中タイプ集
合ＲＡＭ８の右側から供給する。該供給した数値に対応
した形で第５図図中左端に示すタイプ集合Ｏないし２５
５のいずれか１つに対応した形でテーブル中のデータ・
タイプが選択されて読み出される。

そして、第１図図中データ・ハス上に現在存在している
データが、いずれのデータ・タイプのものであるかをタ
イプ検出回路１によって検出し、該検出したデータ・タ
イプを第６図図中タイプ集合ＲＡＭ８の図中上端データ
・タイプの指定と記載した位置から供給する。該供給し
たデータ・タイプが、前記右端から供給したタイプ集合
の指定によってタイプ集合ＲＡＭ８から読め出されたデ
ータ・タイプ中に含まれることが判明した場合には、第
６図図中タイプ集合ＲＡＭ８の下端からｌ”なる出力が
送出される。該送出された“１″なる出力信号をマルチ
プレクサ４に供給することにより、既述した如く命令レ
ジスタ２内に格納されている分岐先のアドレスがプログ
ラム・カウンタ５に格納される。これにより、分岐が生
じることとなる。

第７図および第８図は第６図を用いて説明した動作を行
わせるための具体的構成を示す。

第７図において、第１図図中命令レジスタ２から読め出
したタイプ集合を指定する数値を図中右端のタイプ集合
ハスに供給してタイプ集合ＲＡＭ８−１から読シ出した
所定のタイプ集合の値例えば“タイプ集合０”に対応す
るデータ・タイプを図示タイプ集合出力ハスを介してタ
イプ集合レジスタ８−２に格納する。該タイプ集合レジ
スタ８−２はデータ・タイプの総数２５６個に対応した
ビット長を備えたレジスタであり、当該タイプ集合レジ
スタ８−２に前記タイプ集合用ノＪハスを介して供給さ
れたデータ・タイプが格納されている。

そして、図中上端に示すデータ・タイプ・ハスを介して
タイプ集合レジスタ８−２に供給された現在データ・ハ
ス」二に存在するデータのデータ・タイプが、前記格納
されたデータ・タイプ中に含まれる場合には、図示条件
成立信号線に“１”なる条件成立信号が送出される。こ
れにより、既述した如く命令レジスタ２に格納された分
岐先のアドレスがプログラム・カウンタ５に格納され、
所定アドレスに分岐することとなる。

第８図において、第１図図中命令レジスタ２から読み出
したタイプ集合を指定する数値を図中右端に示すタイプ
集合ハスを介してタイプ集合ＲＡＭ８−３の上位８ビツ
トに供給すると共に、現在のデータ・バス上に存在する
データのデータ・タイプを図中右端に示すデータ・タイ
プ・バスを介してタイプ集合ＲＡＭ８−３の下位８ビツ
トに供給する。これにより、下位８ビツトを用いて供給
したデータ・ハス上に存在するデータのデータ・タイプ
が、上位８ビツトによって読み出された２５６ビツトか
らなる第５図図示の如きデータ集合中に含まれる場合に
は、図示条件成立信号線に“１°゛なる条件成立信号を
送出する。これにより、既述した如く命令レジスタ２に
格納された分岐先のアドレスがプログラム・カウンタ５
に格納され、所定アドレスに分岐することとなる。

第９図は第１図図示本発明の１実施例構成を用いた場合
のプログラムを示し、第１８図図示従来の２方向条件分
岐命令を用いて記述したプログラムに対応するものであ
る。図示■第１ステップＳロ　−　ＢＴＲＵＥ（ＴＹＰ
Ｅ　　ＳＥＴ　　３）　　Ｔｏ　　Ｉ？０ＵＴＩＮＥ　
　１゜は、データ・ハス」二に存在するデータのデータ
・タイプがＴＶＰＥ　ＳＥＴ　３によって指定されるテ
ーク・タイプに含まれる場合、ＲＯＩＩＴＩＮＩｉ　１
によって指定されるアドレスに分岐することを意味して
いる。

一方、データ・ハス上に存在するデータのデータ・タイ
プがＴＹＰＥ　ＳＥＴ　３によって指定されるデータ・
タイプに含まれない場合、図示■第２ステップであるＲ
ＯｔｌＴＩＮＥ　Ｏに記述された命令等を実行する９と
を意味している。このように、第１図図示本実施例の如
き構成を採用するごとによってデータのタイプに無関係
に１命令によって分岐処理が完了する。従って、従来第
１８図図示２方向条件分岐命令を１２８個必要としてい
たのに仕し、本実施例によれば１個で足りるから、制御
記憶装置６の使用量が１／１２Ｂに減少すると共に、デ
ータのタイプにかかわらず１命令で処理を完了するため
に処理速度が大幅に向上することとなる。

第１０図は条件命令以外の命令でも、データ・タイプ情
報を利用できるようにするために、各マイクロ命令を拡
張した例を示す。図中マイクロ命令はタイプ集合指定域
と実際の命令を含むマイクロ・コードとから構成されて
いる。

第１１図において、第１０図図中マイクロ命令を構成す
るタイプ集合指定域とマイクロ・コードとは、別の制御
記憶装置に格納する。即ち、タイプ集合指定域を図示タ
グ集合用制御記憶装置９−１に保持すると共に、マイク
ロ・コードを図示マイクロ・コート用制御記憶装置９−
２に保持する。

そして、プログラム・カウンタ５−１によって指定され
るマイクロ・コードが実際に実行されるか否かは、デー
タのタイプが実行しようとしているマイクロ命令のタイ
プ集合指定域で指定される図示タイプ集合に含まれてい
るか否かによって決定される。

次に、第１２図を用いて構成および動作を説明する。第
１２図において、プログラム・カウンタ５−１によって
指定されるマイクロ命令が、当該マイクロ命令を構成す
るタイプ集合指定域によって図示“ｔｙｐｅ　ｓｅｔ　
Ｏ”が指定されていると仮定する。

従って、図中タイプ検出回路１−１によってデータ・ハ
ス上に存在するデータのデータ・タイプが、第５図図示
タイプ集合０に記述された“ｔｙｐｅ　Ｏ“′、“ｔｙ
ｐｅ　１”、“ｔｙｐｅ　２”、“ｔｙｐｅ　３”のい
ずれかに該当する場合には、マイクロ命令中のマイクロ
・コードを実行する。一方、他のデータ・タイプの場合
には、マイクロ・コードを実行することなく、スキップ
する。このような構成を採用した場合には、第１７図図
示従来のプログラムは第１３図図示の如く ＴＹＰＥ　ＳＥＴ　Ｏ、ＲＦＩ　＝　ＢＴＲＩＭＯ（Ｘ
“００００”）。

となり、１命令で実行することができる。このため、従
来に比し制御記憶使用量が少なくなると共に、実行命令
数が少なくなり高速に処理を実行することができる。以
上第１０図ないし第１３図を′２０ 用いて説明した動作は、第１４図図示構成によって達成
される。

第１４図図中プログラム・カウンタ５−１によって指定
されたアドレスによってタグ集合用制御記憶装置９−１
からタイプ集合を読み出すための数値（例えばｔｙｐｅ
　ｓｅｔ　Ｏを読み出すための数値）を読み出す。該読
み出した数値をタイプ集合ＲＡＭｌ０に供給する。そし
て、タイプ検出回路１−１によってデータ・バス上に存
在するデータのデータ・タイプを検出してタイプ集合Ｒ
ＡＭｌ０に供給し、前記タグ集合用制御記憶装置９−１
から供給した数値によって読み出されたデータ・タイプ
中のいずれかに含まれるか否かを判別する。判別の結果
、含まれていることが判明した場合には、図示実行制御
信号線を介して′１”なる実行制御信号をマルチプレク
サ４−１に供給し、マイクロ・コード用制御記憶装置９
−２から読み出したマイクロ・コードをマルチプレクサ
４−１を介して命令レジスタ２−１に格納（セント）す
る。これにより、当該命令レジスタ２−１に格納された
マイクロ・コードが図示デコーダ１１によって解読され
、所定の処理が実行されることとなる。一方、判別の結
果、含まれていないことが判明した場合には、マルチプ
レクサ４−１を介して”ＮＯＰコード゛’　　（Ｘ　“
００００′）が命令レジスタ２−１に格納され、スキッ
プする形となる。

以上説明した第１４図図示構成を採用することにより、
タイプ集合に基づく条件分岐命令は第１５図図示の如く
タイプ集合と無条件分岐とによって実現できる。

〔発明の効果〕

以上説明した如く、本発明によれば、データに付された
データの種類（タイプ）を示す情報（タグ）を利用して
処理を行う際に、当該情報に含まれるデータの種類を直
接用いて処理を行うのでなくて複数のデータの種類を含
むいわゆるタイプ集合を新たに導入し、該導入したタイ
プ集合中に処理を行おうとするデータの種類が含まれて
いるか否かに基づいた形で処理を制御する構成を採用し
ているため、使用すべき制御記憶容量を少なくすること
ができると共に、処理ステップ数を減少させることによ
って処理の高速化を図ることができる。また、従来方式
ではデータのデータ・タイプを直接に利用した形で処理
を行うため、データ・タイプ数を増大した形を採用し難
い問題があったが、本発明では新たに導入したタイプ集
合を用いているため、タイプ数の多い場合にも容易に採
用することができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図ないし第５図
は第１図図示本発明の１実施例構成に用いるデータ構造
を説明する説明図、第６図ないし第８図は第１図図示本
発明の１実施例構成に用いるタイプ集合の照合を行うた
めの構成図、第９図は第１図図示本発明の１実施例構成
を用いた動作を説明する動作説明図、第１０図ないし第
１５図はマイクロ命令を用いた場合の構成および動作を
説明する図、第１６図は従来のデータ・タイプ制御方式
の構成図、第１７図ないし第１９図は第１６図図示従来
のデータ・タイプ制御方式の構成の動作を説明する説明
図を示す。 図中、１、■−１はタイプ検出回路、２．２−１は命令
レジスタ、４．４−１はマルチプレクサ、５．５−１は
プログラム・カウンタ、６は制御記憶装置、７はインフ
レメンタ、８．８−１．８−３．１０はタイプ集合ＲＡ
Ｍ、８−２はタイプ集合レジスタ、９−１はタグ集合用
制御記憶装置、９−２はマイクロ・コード用制御記憶装
置、１１はデコーダを表す。

Claims (1)

【特許請求の範囲】
1. データに付されたデータの種類を示す情報を利用して処
   理を行うデータ・タイプ制御方式において、処理を行お
   うとするデータから当該データに付されたデータの種類
   を検出するタイプ検出回路と、プログラム・カウンタに
   よって指定された制御記憶装置内の所定のアドレスから
   読み出した内容を格納する命令レジスタと、前記処理を
   行おうとするデータの種類が、処理を行うに適した種類
   のものであるか否かを判別するために前もってデータの
   種類を任意に指定した形のタイプ集合を格納すると共に
   、前記タイプ検出回路を用いて検出したデータの種類が
   、前記命令レジスタに格納されているデータの種類に関
   する情報に基づいて読み出された前記タイプ集合中に含
   まれるか否かを判別するためのタイプ集合ＲＡＭとを備
   え、該タイプ集合ＲＡＭによって含まれていることが判
   別された場合に前記命令レジスタに格納されているアド
   レス情報を前記プログラム・カウンタに格納することに
   よって処理を行うよう構成したことを特徴とするデータ
   ・タイプ制御方式。