JP2609618B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2609618B2
JP2609618B2 JP62200991A JP20099187A JP2609618B2 JP 2609618 B2 JP2609618 B2 JP 2609618B2 JP 62200991 A JP62200991 A JP 62200991A JP 20099187 A JP20099187 A JP 20099187A JP 2609618 B2 JP2609618 B2 JP 2609618B2
Authority
JP
Japan
Prior art keywords
data
field
instruction
register
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62200991A
Other languages
English (en)
Other versions
JPS6446134A (en
Inventor
みゆき 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62200991A priority Critical patent/JP2609618B2/ja
Publication of JPS6446134A publication Critical patent/JPS6446134A/ja
Priority to US07/631,191 priority patent/US5077659A/en
Application granted granted Critical
Publication of JP2609618B2 publication Critical patent/JP2609618B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、異なるビット幅で同じ処理内容の演算処
理を同一のマイクロプログラムにより行なうデータ処理
装置に関する。
（従来の技術） マイクロプログラム方式によって命令の実行処理がな
されるデータ処理装置、例えばマイクロプロセッサにお
いては、ユーザから与えられる機械語命令（ユーザ命
令）で指定された複数種のビット幅のデータを演算処理
する場合がある。
このような場合に、従来にあっては、ユーザ命令中で
指定されたデータの読出しは、ユーザ命令を実行するた
めのマイクロプログラムを指定しユーザ命令のデコード
結果として得られる内部命令の所定のフィールドをマイ
クロ命令により間接指定することにより行なわれ、読出
されたデータにおける演算のビット幅は、マイクロ命令
の所定のフィールドにより直接指定され、複数種のビッ
ト幅のデータが演算処理されていた。
例えば、「32ビットの汎用レジスタA,Bの下位８ビッ
トを加算して、汎用レジスタＢの下位８ビットに格納す
る」というユーザ命令は、マイクロ命令で内部命令のSR
（ソースレジスタ）フィールド,DR（ディスティネーシ
ョンレジスタ）フィールドが間接指定されることにより
汎用レジスタA,Bの下位８ビットのデータがバスに出力
され、バスに出力された各々のデータが演算器の入力と
なるデータを格納するレジスタに転送され、マイクロ命
令のOP（オペレーション）フィールドで演算器及び演算
のビット幅が直接指定され、マイクロ命令で内部命令の
DRフィールドが間接指定されることにより演算結果が汎
用レジスタＢの下位８ビットに格納されて、実行処理さ
れていた。
したがって、同一の演算処理例えば加算処理を行なう
ユーザ命令であっても、加算処理しようとなるデータ幅
毎にマイクロプログラムが必要となり、例えば32ビット
のマイクロプロセッサにあっては、例えば８ビット幅,1
6ビット幅,32ビット幅のデータを加算処理する各々のマ
イクロプログラムを必要としていた。
（発明が解決しようとする問題点） 以上説明したように、従来のデータ処理装置にあっ
て、演算処理の内容が同一であっても、演算処理しよう
とするデータのビート幅毎に各々マイクロプログラムを
個別に用意しなければならなかった。
このため、マイクロプログラムが増大するという問題
があった。また、このマイクロプログラムの増大は、マ
イクロプログラムを格納するメモリ容量の増大を招くと
ともに、マイクロプログラムのアクセス時間の増大をも
招き、処理効率が低下するという問題があった。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、異なるビット幅のデータ
を演算処理するマイクロプログラムを共通化して、マイ
クロプログラムのステップ数及びアクセス時間を減少さ
せ、処理効率の向上を図ったデータ処理装置を提供する
ことにある。
［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、この発明は、外部から与
えられる命令を、演算ビット幅を指定する指定情報と複
数のオペランドの有効ビット幅をそれぞれ個別に指定す
る指定情報を含む内部で実行可能な形式の内部命令にデ
コードするデコード手段と、前記デコード手段によって
得られる内部命令の指定情報にしたがって与えられるデ
ータの演算処理を実行する演算手段と、前記演算手段に
おける演算内容の指示および演算データと演算結果の入
出力制御を、内部命令の一部によって得られるマイクロ
プログラムにより行う制御手段とから構成される。
（作用） 上記構成においては、外部から与えられる命令のデコ
ード結果である内部命令に演算のビット幅を指定する指
定情報及び複数のオペランドの有効ビット幅をそれぞれ
個別に指定する指定情報を持たせ、この指定情報により
演算処理における演算のビット幅を制御して、マイクロ
プログラムで演算のビット幅を指定することなく外部か
ら与えられる命令を実行処理するようにしている。
（実施例） 以下、図面を用いてこの発明の一実施例を説明する。
第１図は、この発明の一実施例に係るデータ処理装置
の構成を示すブロック図である。同図に示すデータ処理
装置は、マイクロプログラム制御によって命令の実行処
理を行なうものであり、機械語命令（ユーザ命令）のデ
コード結果である内部命令により演算処理におけるデー
タのビット幅を制御するようにしたものである。
第１図において、データ処理装置は、命令デコード部
１、内部命令レジスタ３、マイクロプログラム格納部
５、マイクロ命令レジスタ７を有している。
命令デコード部１は、外部から与えられる機械語命令
（エーザ命令）を解読（デコード）して、このユーザ命
令を内部で実行可能な命令形式の内部命令に変換するも
のである。
ここで、第２図を参照して、この内部命令のフォーマ
ットを説明する。
第２図は内部命令のフォーマットを示す図である。同
図において、内部命令は、オペレーション（OP）フィー
ルド，データサイズ（DSF）フィールド，ソースレジス
タ（SREG）フィールド，ディスティネーションレジスタ
（DREG）フィールド，即値（IMM）フィールド，変位（D
ISP）フィールド，セグメント（SEG）フィールドから構
成されている。
OPフィールドは、ユーザ命令の処理内容及び、マイク
ロプログラム格納部５に格納され、内部命令に対応した
マイクロプログラムの先頭アドレスを指定する情報が格
納される領域である。
DSFフィールドは、後述する演算器（ALU）で行なわれ
る演算処理における演算データのビット幅を指定する情
報が格納される領域である。
SREGフィールドは、ソースとなるレジスタを指定する
情報と、ソースレジスタ内に格納されるデータの有効な
ビット幅及びデータの拡張のモード指定する情報が格納
される領域である。
DREGフィールドは、ディスティネーションとなるレジ
スタを指定する情報と、ディスティネーションレジスタ
内に格納されるデータの有効なビット幅及びデータの拡
張のモードを指定する情報が格納される領域である。
IMMフィールドは、数値データを格納する領域であ
り、DISPフィールドは、メモリアドレスの変位を表わす
情報を格納する領域であり、SEGフィールドは、セグメ
ント（データ領域，命令コード領域，スタック領域）の
区別を表わす情報を格納する領域である。
第１図に戻って、このように構成された内部命令は、
命令デコード部１から内部命令レジスタ３に与えられて
格納される。また、内部命令を構成するOPフィールドに
格納された情報はマイクロプログラム格納部５に与えら
れる。
マイクロプログラム格納部５は、各々の内部命令に対
応したマイクロ命令を格納するものであり、命令デコー
ド部１から出力される内部命令のOPフィールドの情報に
より内部命令に対応したマイクロ命令が読出される。読
出されたマイクロ命令は、マイクロ命令レジスタ７に格
納される。
ここで、マイクロ命令レジスタ７に格納されるマイク
ロ命令のフォーマットを、第３図に参照して説明する。
第３図はマイクロ命令のフォーマットを示す図であ
る。マイクロ命令は、オペレーション（OP）フィール
ド，バス１コントロール（BUS1）フィールド，バス２コ
ントロール（BUS2）フィールド，エンド（Ｅ）フィール
ドから構成されている。
OPフィールドは、演算器（ALU）の動作内容を指定す
る情報が格納される領域である。
BUS1フィールドは、バス１を用いてデータを転送する
際のレジスタを指定する情報が格納される領域である。
このBUS1フィールドは、SR1フィールドとDR1フィールド
の２つのサブフィールドで構成されており、SR1フィー
ルド,DR1フィールドはそれぞれソースレジスタ，ディス
ティネーションレジスタを指定する情報が格納される領
域である。
BUS2フィールドは、バス２を用いてデータを転送する
際のレジスタを指定する情報が格納される領域である。
このBUS2フィールドは、SR2フィールドとDR2フィールド
の２つのサブフィールドで構成されており、SR2フィー
ルド,DR2フィールドはそれぞれソースレジスタ，ディス
ティネーションレジスタを指定する情報が格納される領
域である。
このようなフィールドに、ユーザ命令が指定したソー
スレジスタを間接的に指定するというコード（YS）が格
納されている場合、内部命令のSREGフィールドが参照さ
れ、このSREGフィールドに格納された情報にしたがって
レジスタが指定される。また、ユーザ命令が指定したデ
ィスティネーションレジスタを間接的に指定するという
コード（YD）が格納されている場合には、内部命令のDR
EGフィールドが参照され、このDREGフィールドに格納さ
れた情報にしたがってレジスタが指定される。
Ｅフィールドは、１つのユーザ命令に対応したマイク
ロプログラムの終了を制御する情報が格納される領域で
あり、このＥフィールドに“END"の指定があると、次に
実行処理しようとするユーザ命令が取り込まれる。
再び、第１図に戻って、データ処理装置は、さらに、
マイクロデコード部9,シフト（SHF）11,演算器（ALU）1
3,メモリデータレジスタ（MDR）15を有している。
マイクロデコード部９は、マイクロプログラム格納部
５から読出されてマイクロ命令レジスタ７に格納された
マイクロ命令をデコードするものである。マイクロ命令
がデコードされると、マイクロ命令に対応した制御信号
がマイクロデコード部９からシフタ11,演算器（ALU）1
3,メモリデータレジスタ（MDR）15に与えられ、シフタ1
1,ALU13,MDR15はこの制御信号にしたがってそれぞれの
動作が制御される。
MDR15は、外部メモリと内部記憶とにおけるデータの
入出力をバス２を介して行なう際に、入出力データを一
時的に保持するレジスタである。このMDR15は、出力さ
れるデータのビット幅が内部命令のDSFフィールドの情
報にしたがって制御される。
第４図は第１図に示したデータ処理装置における各種
の演算を実行処理する実行部の構成を示すブロック図で
ある。この実行部は、汎用レジスタ群17,データ拡張部1
9,ASLレジスタ21,ADレジスタ23,演算器（ALU）13,バス
１及びバス２を有している。
汎用レジスタ群17は、演算データ等を格納した各種の
レジスタで構成されており、ソースあるいはディスティ
ネーションとなるレジスタは、この汎用レジスタ群17の
中から内部命令のSREGフィールドあるいはDREGフィール
ドの情報にしたがて指定される。指定されたレジスタに
格納されたデータは、データ拡張部19を介してバス１あ
るいはバス２に出力され、レジスタに格納されるデータ
は、バス２からデータ拡張部19を介して与えられる。
データ拡張部19は、汎用レジスタ群17の中から指定さ
れたレジスタの入出力データを、内部命令のSREGフィー
ルドあるいはDREGフィールドの拡張モードを指定する情
報にしたがって、拡張（ゼロ拡張，サイン拡張等）する
ものである。
演算器（ALU）17は、バス１あるいはバス２からASLレ
ジスタ21に与えられて一時的に保持されたデータと、バ
ス１あるいはバス２からADLレジスタ23に与えられて一
時的に保持されたデータの各種の演算処理を行なうもの
である。この演算処理において、演算のビット幅は内部
命令のDSFフィールドの情報により制御され、演算結果
はバス２に出力される。
以上説明したように、この発明の一実施例は構成され
ており、次にこの実施例の作用を説明する。
ここで、例えば「汎用レジスタ群17中の32ビットの汎
用レジスタA,Bに格納されているデータの各々の下位８
ビットの値を加算して、８ビットの加算結果を汎用レジ
スタＢの下位８ビットに格納する」というユーザ命令
の実行処理について説明する。
このようなユーザ命令が命令デコード部１に与えら
れて、このユーザ命令に対応した内部命令にデコード
されると、この内部命令は内部命令レジスタ３に与えら
れて格納される。
内部命令レジスタ３に格納された内容命令は、そのDS
Fフィールドに演算のビット幅を８ビットに指定する情
報が格納される。また、SREGフィールドには汎用レジス
タＡをソースレジスタとし、ソースレジスタの有効なビ
ット幅を８ビットとするとともに拡張モードをゼロ拡張
とする情報が格納される。さらに、DREGフィールドに
は、汎用レジスタＢをディスティネーションレジスタと
し、ディスティネーションレジスタの有効なビット幅を
８ビットとするとともに拡張モードをゼロ拡張とする情
報が格納される。
一方、内部命令が内部命令レジスタ３に格納されると
同時に、内部命令のOPフィールドの情報はマイクロプロ
グラム格納部５に与えられ、この内部命令に対応するマ
イクロプログラムがマイクロプログラム格納部５から読
出されてマイクロ命令レジスタ７に格納される。この格
納されたマイクロ命令は第３図に示すフォーマットで例
えば次のように表わされる。
−,YS,ASL,YD,ADL,−，− ADD,−，−,ALU,YD,−,ENDA ここで、−は無指定であることを意味する。このよう
なマイクロプログラムはマイクロデコード部９に与えら
れてデコードされる。
第１ステップのマイクロ命令では、SR1フィールドの
“YS"指定により内部命令のSREGフィールドが参照され
る。これにより、バス１に出力されるデータのソースレ
ジスタとして汎用レジスタＡが指定され、この汎用レジ
スタＡの下位８ビットのデータがデータ拡張部19で32ビ
ットにゼロ拡張されてバス１に出力される。バス１に出
力されたデータは、DR1フィールドの“ASL"指定によりA
SLレジスタ21に与えられて格納される。
さらに、SR2フィールドの“YD"指定により内部命令の
DREGフィールドが参照される。これにより、バス２に出
力えされるデータのソースレジスタとして汎用レジスタ
Ｂが指定され、この汎用レジスタＢの下位８ビットのデ
ータがデータ拡張部19で32ビットにゼロ拡張されてバス
２に出力される。バス２に出力されたデータは、DR2フ
ィールドの“ADL"指定によりADLレジスタ23に与えられ
て格納される。
次に、第２ステップのマイクロ命令では、そのOPフィ
ールドの“ADD"指定により、ASLレジスタ21のデータとA
DLレジスタ23のデータとが内部命令のDSFフィールドの
情報にしたがって８ビット幅でALU13により加算処理が
行なわれ、加算結果となるALU13の出力がバス２に与え
られる。そして、DR2フィールドの“YD"指定により内部
指令のDREGフィールドが参照され、バス２に与えられた
加算結果はその下位８ビットが汎用レジスタＢに与えら
れて、汎用レジスタＢの下位８ビットに格納され、ユー
ザ命令の実行処理が終了する。
このように、ユーザ命令は上記マイクロプログラム
で実行処理されるが、演算のビット幅は内部命令のDSF
フィールドの情報により制御されるため、マイクロ命令
により演算のビット幅を指定する必要はなくなる。これ
により、「汎用レジスタA,Bに格納されているデータの
各々の下位16ビットの値を加算して、16ビットの加算結
果を汎用レジスタＢの下位16ビットに格納する」という
ユーザ命令は、前記マイクロプログラムによって実行
処理されることになる。
ここで、従来にあっては、演算のビット幅を８ビット
とする場合は、前記マイクロプログラムの第２ステップ
のマイクロ命令においてそのOPフィールドにより“ADD
8"と指定し、演算のビット幅を16ビットとする場合に
は、OPフィールドにより“ADD16"と指定しており、演算
のビット幅毎にマイクロプログラムが異なっていた。
しかしながら、この実施例では、上述したように８ビ
ットデータの加算処理を行なうマイクロプログラムと16
ビットデータの加算処理を行なうマイクロプログラムは
共通なものとなる。すなわち、32ビットの汎用レジスタ
A,Bに格納されているデータの加算を行ない、加算結果
を汎用レジスタＢに格納するという処理を行なうマイク
ロプログラムを共通化することができる。
また、外部メモリからMDR15に与えられる32ビットの
データを例えば16ビット幅で演算処理する場合は、内部
命令のDSFフィールドで演算のビット幅を16ビットと指
定し、マイクロ命令のSR1あるいはSR2フィールドで“MD
R"と指定することにより、MDR15の下位16ビットのデー
タが32ビットにゼロ拡張されて、バス１あるいはバス２
に出力され、演算処理が行なわれる。
したがって、演算のデータがレジスタに格納されてい
るものだけではなく、レジスタに格納されているデータ
とメモリに格納されているデータの演算処理を行なうマ
イクロプログラムにあっても、演算のビット幅によらず
共通化することができる。
なお、この実施例は、８ビット及び16ビットのデータ
の加算処理について説明したが、上述したことから明ら
かなようにこれに限定されるものではなく、演算データ
の格納領域の容量に応じて16ビット以上のデータの演算
をおこなうマイクロプログラムを共通化できることは勿
論である。
［発明の効果］ 以上説明したように、この発明によれば、内部命令に
より演算のビット幅及び複数のオペランドの有効ビット
幅をそれぞれ個別に指定するようにしたので、異なるビ
ット幅で演算内容が同一な演算処理を行うマイクロプロ
グラムを共通化できると共に、複数のオペランドの有効
ビット幅がそれぞれ個別に設定可能となり、マイクロプ
ログラムのステップ数を削減することが可能となる。こ
れにより、マイクロプログラム格納領域を低減させてマ
イクロプログラムのアクセス時間を減少させ、処理効率
を向上させることができる。
【図面の簡単な説明】 第１図はこの発明の一実施例に係るデータ処理装置の構
成を示すブロック図、第２図は内部命令のフォーマット
を示す図、第３図はマイクロ命令のフォーマットを示す
図、第４図は第１図に示したデータ処理装置における実
行部の構成を示すブロック図である。 （図の主要な部分を表わす符号の説明） １……命令デコード部 ５……マイクロプログラム格納部 ９……マイクロデコード部 13……演算器

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】外部から与えられる命令を、演算ビット幅
    を指定する指定情報と複数のオペランドの有効ビット幅
    をそれぞれ個別に指定する指定情報を含む内部で実行可
    能な形式の内部命令にデコードするデコード手段と、 前記デコード手段によって得られる内部命令の指定情報
    にしたがって与えられるデータの演算処理を実行する演
    算手段と、 前記演算手段における演算内容の支持および演算データ
    と演算結果の入出力制御を、内部命令の一部によって得
    られるマイクロプログラムにより行う制御手段と を有することを特徴とするデータ処理装置。
JP62200991A 1987-08-13 1987-08-13 データ処理装置 Expired - Lifetime JP2609618B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62200991A JP2609618B2 (ja) 1987-08-13 1987-08-13 データ処理装置
US07/631,191 US5077659A (en) 1987-08-13 1990-12-20 Data processor employing the same microprograms for data having different bit lengths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62200991A JP2609618B2 (ja) 1987-08-13 1987-08-13 データ処理装置

Publications (2)

Publication Number Publication Date
JPS6446134A JPS6446134A (en) 1989-02-20
JP2609618B2 true JP2609618B2 (ja) 1997-05-14

Family

ID=16433689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62200991A Expired - Lifetime JP2609618B2 (ja) 1987-08-13 1987-08-13 データ処理装置

Country Status (2)

Country Link
US (1) US5077659A (ja)
JP (1) JP2609618B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927313T2 (de) * 1988-06-27 1997-05-07 Digital Equipment Corp Operandenspezifiererverarbeitung
US5436627A (en) * 1992-04-30 1995-07-25 Ricoh Company, Ltd. Method and system for processing mixed binary length encodings containing definite and indefinite length formats
EP0626641B1 (en) 1993-05-27 2003-04-09 Matsushita Electric Industrial Co., Ltd. Processor improved in address management
JP2932963B2 (ja) * 1994-01-21 1999-08-09 モトローラ・インコーポレイテッド 効率的なビット移動能力を有するデータ・プロセッサとその方法
GB2290395B (en) 1994-06-10 1997-05-28 Advanced Risc Mach Ltd Interoperability with multiple instruction sets
US5958046A (en) * 1996-11-26 1999-09-28 Texas Instruments Incorporated Microprocessor with reduced microcode space requirements due to improved branch target microaddress circuits, systems, and methods
US6366998B1 (en) 1998-10-14 2002-04-02 Conexant Systems, Inc. Reconfigurable functional units for implementing a hybrid VLIW-SIMD programming model
US8015228B2 (en) 2005-02-16 2011-09-06 Arm Limited Data processing apparatus and method for performing a reciprocal operation on an input value to produce a result value
GB2483903A (en) 2010-09-24 2012-03-28 Advanced Risc Mach Ltd Instruction which specifies the type of the next instruction to be executed
CN107315563B (zh) * 2016-04-26 2020-08-07 中科寒武纪科技股份有限公司 一种用于执行向量比较运算的装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038533A (en) * 1976-09-29 1977-07-26 Allen-Bradley Company Industrial control processor system
US4099229A (en) * 1977-02-14 1978-07-04 The United States Of America As Represented By The Secretary Of The Navy Variable architecture digital computer
JPS5443426A (en) * 1977-09-12 1979-04-06 Nec Corp Memory unit
CA1114518A (en) * 1977-10-25 1981-12-15 William D. Strecker Central processor unit for executing instructions with a special operand specifier
US4219874A (en) * 1978-03-17 1980-08-26 Gusev Valery Data processing device for variable length multibyte data fields
US4236206A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Central processor unit for executing instructions of variable length
US4246644A (en) * 1979-01-02 1981-01-20 Honeywell Information Systems Inc. Vector branch indicators to control firmware
JPH0827716B2 (ja) * 1985-10-25 1996-03-21 株式会社日立製作所 データ処理装置及びデータ処理方法

Also Published As

Publication number Publication date
JPS6446134A (en) 1989-02-20
US5077659A (en) 1991-12-31

Similar Documents

Publication Publication Date Title
JP2554050B2 (ja) デ−タ処理方法
US4179731A (en) Microprogrammed control system
JPH06332792A (ja) データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路
JP3203401B2 (ja) データ処理装置
JP3619939B2 (ja) 中央処理装置
JP2609618B2 (ja) データ処理装置
JPS6232503B2 (ja)
JPH01137331A (ja) 制御ワード分岐方法
JPH03233630A (ja) 情報処理装置
JPH0523447B2 (ja)
JP2611065B2 (ja) データ転送方式
JPH0574096B2 (ja)
JPH0560629B2 (ja)
JPS6217773B2 (ja)
JPS63234322A (ja) プロセツサ
JP2583506B2 (ja) データ処理装置
JPH0218729B2 (ja)
JP2878250B2 (ja) データ処理装置
JP3643270B2 (ja) データ処理装置
JPH0713757A (ja) データ処理装置
JP3041308B2 (ja) データ処理装置
JPH0636161B2 (ja) 情報処理装置
JPS6051739B2 (ja) マイクロプログラム方式
JPH0575130B2 (ja)
JPS62251930A (ja) 情報処理装置