KR940009094B1 - 데이타처리 시스템 - Google Patents

데이타처리 시스템 Download PDF

Info

Publication number
KR940009094B1
KR940009094B1 KR1019860007733A KR860007733A KR940009094B1 KR 940009094 B1 KR940009094 B1 KR 940009094B1 KR 1019860007733 A KR1019860007733 A KR 1019860007733A KR 860007733 A KR860007733 A KR 860007733A KR 940009094 B1 KR940009094 B1 KR 940009094B1
Authority
KR
South Korea
Prior art keywords
operand
bit length
instruction
accordance
information
Prior art date
Application number
KR1019860007733A
Other languages
English (en)
Other versions
KR870004366A (ko
Inventor
게이이지 구라가즈
로우 바바시
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미쓰다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미쓰다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR870004366A publication Critical patent/KR870004366A/ko
Application granted granted Critical
Publication of KR940009094B1 publication Critical patent/KR940009094B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

데이타처리 시스템
제1a도~제1c도는 각각 본 발명에 관한 2오퍼랜드 명령포맷의 예를 도시한 설명도.
제2도는 종래의 마이크로 프로세서에 있어서의 2오퍼랜드 명령포맷을 도시한 설명도.
제3도는 본 발명에 관한 2오퍼랜드 명령을 실행가능하게 하는 마이크로 프로세서의 구성예를 도시한 블럭도.
제4도는 본 발명에 의한 2오퍼랜드 명령을 실행가능하게 하는 마이크로 프로세서의 다른 구성예를 도시한 블럭도.
본 발명은 데이타 처리 기술, 더 나아가서는 프로그램제어방식의 시스템에 있어서의 명령포맷에 적용해서 특히 유효한 기술에 관한 것으로, 예를들면 명령실행시에 2개의 오퍼랜드를 사용하는 2오퍼랜드 명령의 구성방식에 이용해서 유효한 기술에 관한 것이다.
종래, (주)히다찌제작소 제품 HD 68000과 같은 마이크로 프로세서에 있어서의 매크로명령의 세트는 (1)노-오퍼랜드 명령(오퍼랜드를 필요로하지 않는 명령), (2) 1오퍼랜드 명령, (3) 2오퍼랜드 명령의 3종류의 명령포맷으로 크게 구별된다.
제2도는 HD 68000에 있어서의 명령포맷중의 2오퍼랜드 명령포맷의 명령구조가 도시되어 있다.
즉, 2오퍼랜드 명령은 오퍼레이션코드 지정필드 OP와 오퍼랜드의 사이즈(8, 16, 32비트와 같은 비트길이)를 지정하는 사이즈지정필드 SZ소오스측 오퍼랜드 Dn과 데스티네이션(destination)측의 오퍼랜드의 위치를 표시하는 실효어드레스 지정필드 EA2에 의해 구성되어 있었다((주)히다찌제작소, 1982년 9월 발생, [히다찌 마이크로 컴퓨터, SEMICONDUCTER DATA BOOK 8/16비트 마이크로 컴퓨터], P.945~P.952참조).
이와같이, 종래의 68000계 마이크로 프로세서의 2오퍼랜드 명령은 1개의 사이즈 지정필드 SZ만을 가지고 있었다. 이 경우, 예를들면 연상코드로 표시되는 가산명령 ADD, Do, x는 데스티네이션 오퍼랜드 x 및 소오스 오퍼랜드 Do가 동일한 비트길이가 아니면, 실행할수가 없다.
이 때문에, 예를들면 데스티네이션 오퍼랜드 x의 사이즈를 8비트길이, 소오스 오퍼랜드 Do의 사이즈를 32비트길이로 하여 ADD연산을 실행하기 위해서는 사전에 x 사이즈를 8비트길이에서 32비트길이로 변경하는 사이즈조정용 명령이 필요하게 된다. 즉, 8비트의 오퍼랜드의 맨앞에 3바이트분의 “0”비트를 부가하는 명령을 실행하고나서 ADD연산을 실행할 필요가 있다.
그 결과, 마이크로 프로그램의 스텝이 길어지게 된다. 또, 본래 1바이트만으로 해결되는 오퍼랜드(8비트길이의 경우)를 기억하기 위해서는 2워드분의 메모리영역이 필요하게 된다. 따라서, 프로그램의 실행속도가 명령포맷에 의해서 지연됨과 동시에 메모리의 사용효율도 저하한다고 하는 불합리한 점이 있는 것을 본 발명자에 의해서 명확하게 되었다.
본 발명의 목적은 프로그램 제어방식의 시스템에 있어서 프로그램의 실행속도를 향상시킬 수 있는 명령포맷을 제공하는 것이다.
본 발명의 다른 목적은 프로그램의 제어방식의 시스템에 있어서 메모리의 사용효율을 향상시킬 수 있는 명령포맷을 제공하는 것이다.
본 발명에 의하면, 2개의 오퍼랜드를 갖는 명령에 있어서, 오퍼레이션 워드내에 소오스 오퍼랜드의 사이즈를 지정하는 필드와 오퍼레이션의 사이즈를 지정하는 필드를 구비하고, 그들의 사이즈정보에 따라서 오퍼랜드의 비트길이를 변경하도록 한 것으로, 매크로명령으로 오퍼랜드의 비트길이를 변경할 필요가 없다. 따라서, 프로그램의 실행속도가 향상된다. 또, 2개의 오퍼랜드를 각각 본래의 비트길이로 메모리나 레지스터에 기억할수가 있으므로, 메모리의 사용효율이 향상된다.
이하, 본 발명의 실시예를 도면에 따라서 설명한다.
제1a도~제1c도에는 본 발명에 의해 제안된 새로운 2오퍼랜드 명령의 포맷의 1예가 도시되어 있다.
즉, 제1a도에 도시되어 있는 바와같이 오퍼레이션코드 지정필드 OP에 이어서 오퍼레이션의 사이즈, 즉 연산등의 명령을 실행할때 비트길이를 지정하는 오퍼레이션사이즈 지정필드 Sz1이 마련되어 있다. 이 오퍼레이션사이즈 지정필드 Sz1에 이어서 데스티네이션 오퍼랜드의 위치를 나타내는 실효어드레스 지정필드 EAd마련되어 있다. 또 실효어드레스 지정필드 EAd에 이어서 소오스 오퍼랜드의 비트길이를 지정하는 소오스사이즈 지정필드 Sz2가, 또 이것에 이어서 소오스 오퍼랜드의 위치를 나타내는 실효어드레스 지정필드 EAS가 마련되어 있다.
상기 각 실효어드레스 지정필드 EAd와 EAs는, 예를 들면 3비트의 어드레싱모드 지정비트와 4비트의 레지스터 지정비트로 구성된다.
상기 명령포맷에 있어서 사이즈 지정필드 Sz1이 데스티네이션 오퍼랜드의 사이즈를 지정하는 구성은 아니고, 오퍼레이션의 사이즈, 즉 연산되는 데이타의 길이를 지정하는 구성으로 되는 것은 다음의 이유에 의한다. 즉, 오퍼레이션을 실행할때에 문제로 되는 것은 연산되는 데이타의 길이이다. 예를들면, 산술논리유닛(ALU)등에 있어서 비트길이가 다른 데이타를 첨가 또는 뺄수가 없다. 통상, 오퍼레이션 사이즈는 데시티네이션 오퍼랜드의 사이즈와 동일하다. 따라서, 오퍼레이션 사이즈를 지정하면, ALU등에 있어서 연산이 아무 지장없이 실행된다. Sz1이외에는 데스티네이션 오퍼랜드의 사이즈를 지정하는 필드를 마련하여 주면 이 필드를 연산처리가 완료된 후에 데이타의 일부만을 저장하는데 사용할 수 가 있게 된다.
또, 16비트 마이크로 프로세서에서는 오퍼레이션 사이즈나 소오스 오퍼랜드의 사이즈가 바이트길이(8비트), 워드길이(16비트) 또는 롱워드길이(32비트)인가를 구별할 수 있으면 좋으므로, 제1a도에 있어서의 각 사이즈 지정필드 Sz1과 Sz2는 각각 2비트로 구성되면 좋다.
본 발명에 관한 2오퍼랜드 명령필드는 제1a도에 도시한 바와같은 것에 한정되지 않고, 각 필드의 배열은 임의의 구성으로 할수가 있다. 예를 들면, 제1b도에 도시한 바와 같이 오퍼레이션사이즈 지정필드 Sz1의 후에 소오스 오퍼랜드의 실효어드레스 지정필드 EAs및 데스티네이션 오퍼랜드의 실효어드레스 지정필드 EAd를 마련한 것과 같은 배열로 할수가 있다.
또한, 어드레싱모드에 의해서 실효어드레스 지정필드 EAd, EAs에 확장필드를 부가할 필요가 있는 경우가 있다. 이 경우의 2오퍼랜드 명령의 포맷은 제1c도와 같게 된다. 동일도면에서 각 확장필드에는 어드레싱모드에 따라서, 예를 들면 1~4바이트의 디스플레이스먼트(displacement) d(오프셋값), 1~4바이트의 이미디에이트 데이타(immediate data) #, 1~4바이트의 절대어드레스 또는 인덱스 레지스터 지정바이트 x가 들어간다.
다음에, 상기에 의한 포맷에서 2오퍼랜드 명령의 실행을 가능하게 하는 마이크로 프로세서의 하드웨어구성의 1예를 제3도를 이용해서 설명한다.
본 실시예의 마이크로 프로세서는 마이크로 프로그램 제어방식의 제어부를 구비하고 있다. 즉, 마이크로 프로세서를 구성하는 LSI 칩(1)내에는 마이크로 프로그램이 저장된 마이크로 ROM(Read Only Memory)(2)가 마련되어 있다. 마이크로 ROM(2)는 마이크로 어드레스디코더(5)에서 액세스되어 마이크로 프로그램을 구성하는 명령을 순차적으로 출력한다.
마이크로 어드레스 발생회로(4)는 명령 레지스터(3)으로 페치된 매크로명령의 오퍼레이션코드에 따라서 마이크로 어드레스디코더(5)에 공급되어야할 어드레스를 발생한다. 마이크로 어드레스디코더(5)는 그후 이 어드레스를 디코드한다. 이 디코드연산에 따라서 마이크로 ROM(2)에서 매크로명령을 실행하는 일련의 마이크로 명령군의 최초의 명령이 리드된다. 이 마이크로 명령코드에 의해서 각종 일시레지스터 REGI~REGn, 데이타버퍼 DB, ALU등으로 되는 실행유닛(6)등에 대한 제어신호가 형성된다.
매크로명령에 대응하는 일련의 마이크로 명령군중에서 2번째이후의 마이크로명령은 바로전에 리드된 마이크로명령의 넥스트 어드레스필드의 코드가 마이크로 어드레스디코더(5)에 공급되었을때 실행된다. 즉, 전의 마이크로 명령내의 넥스트어드레스와 마이크로 어드레스발생회로(4)에서 공급된 어드레스에 따라서 2번째이후의 마이크로명령이 리드된다. 이와같이 해서, 일련의 마이크로명령이 리드되고, 상술한 바와 같이 형성된 제어신호에 의해서 실행유닛(6)이 제어되어 ADD로 표시되는 것과 같은 매크로명령이 실행된다.
본 실시예에서는 특히 제한되지 않지만, 외부의 메모리나 내부의 레지스터등에서 필요에 따라서 바이트단위, 워드단위 또는 롱워드단위로 데이타를 리드하던가 라이트하는 기능을 갖는 메모리액세스 제어회로(7)가 마련되어 있다.
또, 상기 명령레지스터(3)은 특히 제한되지 않지만, FIFO(First-in First -out)메모리로 구성된다. 외부의 메모리에 저장된 매크로명령은 상기 메모리액세스 제어회로(7)이 어드레스버스(8)을 액세스하면, 바이트단위로 리드되고, 데이타버스(9)을 거쳐서 FIFO 메모리(3)에 공급된다. 이와같이 해서, 사전에 여러개의 오퍼레이션 코드나 오퍼랜드가 FIFO 메모리(3)으로 페치되게된다.
FIFO 메모리(3)으로 페치된 매크로명령이 제1a도에 도시한 바와같이 2오퍼랜드 명령이었을때, 오퍼레이션 코드 OP와 최초의 8바이트에 포함되어 있는 오퍼레이션사이즈 지정필드 Sz1의 내용에 따라서 대응하는 마이크로명령이 리드된다. 이 마이크로명령에 의해서 제3도의 플래그 메모리 Sz1플래그 FLG가 적당한 값으로 설정된다. 실행유닛(6)내의 ALU는 이 플래그 FLG의 상태에 따라서 8비트, 16비트 또는 32비트의 연산을 실행하는가가 지시된다. 계속해서 FIFO 메모리(3)내에서 소오스 오퍼랜드의 실효어드레스 EAs및 소오스 오퍼랜드의 사이즈코드 Sz2가 마이크로 어드레스발생회로(4)에 공급되면, 대응하는 마이크로명령이 마이크로 ROM(2)에서 리드되고, 그 일부가 메모리액세스 제어회로(7)에 공급된다. 이로 인해, 메모리액세스 제어회로(7)은 실효어드레스 EAs로 표시되는 어드레스에서 오퍼랜드 사이즈 Sz2에 따라서 바이트단위, 워드단위 또는 롱워드단위로 소오스 오퍼랜드를 리드한다. 리드된 소오스 오퍼랜드는 일단 데이타버퍼 DB로 페치된후, 적당한 회로에 의해 사전에 지정된 오퍼레이션사이즈 Sz1로 변환된후, ALU에 공급된다. 따라서, 사이즈조정용 명령을 별도로 마련할 필요가 없다. 또, (EAs)
Figure kpo00002
(EAd)→ (EAd)와 같은 명령의 경우, 소오스 오퍼랜드에 이어서 데스티네이션 오퍼랜드의 실효어드레스 EAd를 나타내는 코드가 마이크로 어드레스발생회로(4)에 공급된후, 대응하는 마이크로 명령이 리드된다. 그렇게 하면, 메모리액세스 제어회로(7)은 플래그 FLG에 유지되어있는 사이즈정보에 따라서 실효어드레스 EAd로 표시되는 위치에서 오퍼레이션 사이즈와 같은 사이즈로 오퍼랜드를 리드하여 ALU에 공급한다. 그리고, ALU에 의한 연산 종료후, 그 연산 데이타가 데스티네이션 오퍼랜드의 위치에 저장되어 매크로명령의 실행이 종료한다.
다음에, 본 발명에 관한 명령포맷에 따라서 구성된 2오퍼랜드 명령을 실행가능하게 하는 하드웨어의 다른 예를 제4도를 이용해서 설명한다. 본 실시예의 마이크로 프로세서의 기본적인 구성은 제3도에 도시한 것과 대략 같은 것이므로, 동일기능을 갖는 회로에는 동일 부호를 붙여서 중복된 설명은 생략한다.
제3도의 마이크로 프로세서에서는 오퍼랜드사이즈 지정필드 Sz1및 Sz2의 코드를 마이크로 어드레스발생회로(4)에 공급하여 마이크로 ROM(2)의 마이크로 어드레스를 발생하는데 사용하고, 이것에 따라서 리드되는 마이크로 명령자체를 변경함과 동시에 마이크로명령에 의해서 오퍼레이션 사이즈 Sz1에 관한 정보를 플래그 FLG에 부여하고 있었다.
이것에 대해서, 제4도에 도시하는 마이크로 프로세서에서는 FIFO 메모리(3)으로 페치된 마이크로 명령의 사이즈 지정필드 Sz1및 Sz2의 코드에서 직접 이동된 코드를 유지하는 2개의 플래그 FLG1및 FLG2가 마련되어 있다. 그리고, 실행유닛(6)내의 ALU등은 플래그 FLG1에 유지되어 있는 오퍼레이션 사이즈 Sz1에 관한 정보에 따라서 바이트단위, 워드단위 또는 롱워드단위의 연산을 실행하도록 제어된다.
한편, 메모리액세스 제어회로(7)은 제2의 플래그 FLG2내에 유지되어 있는 소오스 오퍼랜드의 사이즈에 관한 정보에 따라서 바이트단위, 워드단위 또는 롱워드단위로 외부메모리 또는 내부레지스터등에서 오퍼랜드를 리드하고, 그 오퍼랜드를 데이타버퍼 DB에 래치한다. 그리고, 데이타버터 DB에 래치된 오퍼랜드는 제1의 플래그 FLG1로 표시되는 오퍼레이션 사이즈에 따라서 변경되어 ALU등에 공급된다. 그후의 동작은 제3도의 마이크로프로세서와 동일하다.
그리고, 제4도에 도시하는 바와 같은 구성의 마이크로 프로세서는 제3도의 마이크로프로세서에 비해서 부가적인 2비트의 플래그를 필요로 하지만, 오퍼랜드 사이즈의 정보를 직접 플래그에 저장하고 있으므로, 마이크로 프로그램이 간단하게 된다는 이점이 있다. 직접 플래그에 저장된 정보는 오퍼레이션 사이즈 Sz1또는 Sz2중의 1개만이라도 좋다.
이상 설명한 바와같이, 2오퍼랜드 명령을 실시예에 나타낸 바와같이 소오스 오퍼랜드의 사이즈를 지정하는 필드이외에 오퍼레이션 사이즈를 지정하는 필드를 구비한 포맷구성으로 한것에 의해 종래의 포맷의 2오퍼랜드 명령과 같이 소오스 오퍼랜드의 비트길이를 사전에 데스티네이션 오퍼랜드와 같은 비트길이로 변경할 필요가 없다. 즉, 8비트 또는 16비트길이의 오퍼랜드는 그대로의 형태로 메모리 등에 기억되어 나중에 리드할 수가 있다. 그리고, 리드된 오퍼랜드는 실행유닛내에서 자동적으로 바라는 비트길이로 변경되어 연산된다.
이 때문에, 오퍼랜드의 길이를 변경하는 매크로명령이 불필요하게 되어 프로그램의 실행속도가 빠르게 된다.
또, 이와 같이 매크로명령이 불필요하게 되는 것에 부가해서 짧은 길이의 오퍼랜드를 그대로의 형태로 메모리에 저장할 수 있으므로, 메모리의 사용효율이 향상된다.
또, 상기 실시예에서는 (EAs)
Figure kpo00003
(EAd)→ (EAd)와 같은 2오퍼랜드 명령을 실행한 경우에 대해서 설명하였지만, 마찬가지로 해서 (EAs1)
Figure kpo00004
(EAs2)→ (EAd)와 같은 2개의 소오스 오퍼랜드와 1개의 데스티네이션 오퍼랜드를 갖는 명령을 실행하는 것도 가능하다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다. 예를 들면, 상기 실시예에서는 2오퍼랜드 명령에 소오스 오퍼랜드의 사이즈 지정필드와 오퍼레이션 사이즈 지정필드를 마련하도록 하였지만, 데스티네이션 오퍼랜드의 사이즈가 오퍼레이션 사이즈와 항상 일치하는 시스템에서는 오퍼레이션 사이즈가 지정필드 대신에 데스티네이션 오퍼랜드의 사이즈 지정필드를 마련하도록 하여도 좋다.
이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 하는 이용분야인 마이크로 프로세서에 적용한 경우에 대해서 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 계산기나 미니컴퓨터등 프로그램 제어방식의 데이타처리 시스템의 일반에 적용할 수가 있다.

Claims (8)

  1. 매크로명령이 기억되는 명령레지스터, 상기 명령레지스터에서 출력된 매크로명령에 따라서 마이크로명령을 출력하는 마이크로 ROM, 상기 마이크로명령에 따라서 연산을 실행하는 실행유닛, 제2의 비트길이 지정필드내의 코드에 따라서, 지정된 비트길이의 오퍼랜드를 메모리에서 리드하는 수단을 구비한 메모리액세스 제어회로, 상기 실행유닛을 제어하기 위해, 제1의 비트길이 지정필드내의 코드에 따라서 리드된 마이크로 명령에 의해 소정의 정보가 기억되는 제1의 기억수단과 상기 메모리액세스 제어회로를 제어하기 위해, 상기 제2의 비트길이 지정필드내의 코드가 기억되는 제2의 기억수단을 포함하고, 상기 매크로명령은, (a) 적어도 2개의 오퍼랜드에 따라서 상기 실행유닛에 의해 실행되어야할 연산을 나타내는 오퍼레이션 코드를 지정하는 오퍼레이션코드 지정필드, (b) 제1의 오퍼랜드의 어드레스를 지정하는 제1의 어드레스지정필드, (c) 제2의 오퍼랜드의 어드레스를 지정하는 제2의 어드레스지정필드, (d) 상기 실행유닛에 의해 연산되어야할 데이타의 제1의 비트길이를 지정하는 제1의 비트길이 지정필드와 (e) 상기 제1의 오퍼랜드의 제2의 비트길이를 지정하는 제2의 비트길이 지정필드를 구비하며, 상기 제1의 비트길이는 상기 제2의 비트길이와 서로 다른 데이타 처리 시스템.
  2. 특허청구의 범위 제1항에 있어서, 상기 메모리액세스 제어회로는 상기 제2의 비트길이 지정필드내의 코드에 따라서 리드된 마이크로명령에 의해서, 지정된 비트길이의 오퍼랜드를 상기 메모리에서 리드하는 수단을 구비한 데이타처리 시스템.
  3. 특허청구의 범위 제1항 또는 제2항에 있어서, 상기 실행유닛은 상기 메모리액세스 제어회로에 의해 리드된 상기 제1의 오퍼랜드의 비트길이를 상기 제1의 비트길이 지정필드내의 코드에 따라서 변경한후, 상기 제1의 오퍼랜드와 상기 제2의 오퍼랜드에 따라 연산을 실행하는 수단을 구비한 데이타처리 시스템.
  4. 명령에 따라서 연산을 실행하는 실행유닛, 제2의 비트길이 지정필드내의 코드에 따라서, 지정된 비트길이의 오퍼랜드를 메모리에서 리드하는 수단을 구비한 메모리액세스 제어회로, 상기 실행유닛을 제어하기 위해 제1의 비트길이 지정필드내의 코드에 따라서 리드된 마이크로명령에 의해 소정의 정보가 기억되는 제1의 기억수단과, 상기 메모리액세스 제어회로를 제어하기 위해, 상기 제2의 비트길이 지정필드내의 코드가 기억되는 제2의 기억수단을 포함하고, 상기 명령은, (a) 적어도 2개의 오퍼랜드에 따라 상기 실행유닛에 의해 실행되어야할 연산을 나타내는 오퍼레이션코드를 지정하는 오퍼레이션코드 지정정보, (b) 제1의 오퍼랜드의 어드레스를 지정하는 제1의 어드레스 지정정보, (c) 제2의 오퍼랜드의 어드레스를 지정하는 제2의 어드레스 지정정보, (d) 상기 실행유닛에 의해 연산되어야 할 데이타의 제1의 비트길이를 지정하는 제1의 비트길이 지정정보, (e) 상기 제1의 오퍼랜드의 제2의 비트길이를 지정하는 제2의 비트길이 지정정보를 구비하고, 상기 제1의 비트길이는 상기 제2의 비트길이와 서로다른 데이타처리시스템.
  5. 특허청구의 범위 제4항에 있어서, 상기 실행유닛은 상기 메모리액세스 제어회로에 의해 리드된 상기 제1의 오퍼랜드의 비트길이를 상기 제1의 비트길이 지정정보에 따라서 변경한후, 상기 제1의 오퍼랜드와 상기 제2의 오퍼랜드에 따라 연산을 실행하는 수단을 구비한 데이타처리 시스템.
  6. 공급된 오퍼랜드에 따라 연산을 실행하는 산술논리구단과 오퍼랜드코드, 제1 및 제2의 오퍼랜드 어드레스정보, 제1 및 제2의 사이즈정보를 갖는 명령에 따라서 기억장치에서 데이타를 리드하는 메모리액세스 수단을 갖는 마이크로 프로세서에서의 처리제어방법에 있어서, (a) 상기 명령의 상기 제1의 오퍼랜드 어드레스정보와, 상기 제1의 사이즈정보에 따라서 상기 기억장치에서 상기 메모리액세스수단에 의해 제1의 오퍼랜드를 리드하는 스텝, (b) 상기 명령의 상기 제2의 사이즈정보에 따라서 상기 제1의 오퍼랜드의 비트길이를 변경하는 스텝, (c) 상기 명령의 상기 제2의 오퍼랜드 어드레스정보와 상기 제2의 사이즈정보에 따라서 상기 기억장치에서 상기 메모리액세스수단에 의해 제2의 오퍼랜드를 리드하는 스텝과, (d) 상기 명령의 제2의 사이즈정보에 따라서 상기 제1의 오퍼랜드와 상기 제2의 오퍼랜드에 따라 상기 산출논리수단의 연산을 실행하는 스텝을 포함하는 처리제어방법.
  7. 특허청구의 범위 제6항에 있어서, 상기 스텝 (d)는, (d1) 상기 명령의 상기 제2의 사이즈정보에 따라서 지정된 사이즈의 데이타에 대해서 연산을 실행하도록 상기 산출논리수단을 제어하는 스텝을 포함하는 처리제어방법.
  8. 공급된 오퍼랜드에 따라 연산을 실행하는 산술논리수단과 제1 및 제2의 오퍼랜드 어드레스정보, 제1 및 제2의 사이즈정보를 갖고 적어도 2개의 오퍼랜드에 따라 상기 산출논리수단에 의해 실행되어야할 연산을 나타내는 명령에 따라서 메모리수단에서 데이타를 리드하거나 또는 메모리수단에 정보를 라이트하는 메모리액세스수단을 갖는 마이크로 프로세서에서의 처리제어방법에 있어서, (a) 상기 명령의 상기 제1의 오퍼랜드 어드레스정보와 상기 제1의 사이즈정보에 따라서 상기 메모리수단에서 상기 메모리액세스수단에 의해 제1의 오퍼랜드를 리드하는 스텝, (b) 상기 명령의 상기 제2의 사이즈정보에 따라서 상기 제1의 오퍼랜드의 비트길이를 변경하는 스텝, (c) 상기 명령의 상기 제2의 오퍼랜드 어드레스정보와 상기 제2의 사이즈정보에 따라서 상기 메모리수단에서 상기 메모리액세스수단에 의해 제2의 오퍼랜드를 리드하는 스텝, (d) 상기 명령의 상기 제2의 사이즈정보에 의해 지정된 데이타의 비트길이에 대해서 상기 제1의 오퍼랜드와 상기 제2의 오퍼랜드에 따라 상기 산술논리수단의 연산을 실행하는 스텝과, (e) 상기 명령의 상기 제2의 오퍼랜드 어드레스정보에 따라서 상기 산출논리수단의 출력데이타를 상기 메모리수단에 라이트하는 스텝을 포함하는 처리제어방법.
KR1019860007733A 1985-10-25 1986-09-15 데이타처리 시스템 KR940009094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-237359 1985-10-25
JP60237359A JPH0827716B2 (ja) 1985-10-25 1985-10-25 データ処理装置及びデータ処理方法

Publications (2)

Publication Number Publication Date
KR870004366A KR870004366A (ko) 1987-05-09
KR940009094B1 true KR940009094B1 (ko) 1994-09-29

Family

ID=17014221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007733A KR940009094B1 (ko) 1985-10-25 1986-09-15 데이타처리 시스템

Country Status (6)

Country Link
US (1) US4825355A (ko)
EP (1) EP0220684B1 (ko)
JP (1) JPH0827716B2 (ko)
KR (1) KR940009094B1 (ko)
DE (1) DE3688824T2 (ko)
HK (1) HK176195A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235686A (en) * 1987-02-24 1993-08-10 Texas Instruments Incorporated Computer system having mixed macrocode and microcode
JP2609618B2 (ja) * 1987-08-13 1997-05-14 株式会社東芝 データ処理装置
JPH01230125A (ja) * 1988-03-10 1989-09-13 Nec Corp レジスタの部分的更新機能を持つデータ処理装置
JPH01280832A (ja) * 1988-05-06 1989-11-13 Mitsubishi Electric Corp データ処理装置
JPH01309130A (ja) * 1988-06-08 1989-12-13 Toshiba Corp マイクロプロセッサ
DE68927313T2 (de) * 1988-06-27 1997-05-07 Digital Equipment Corp Operandenspezifiererverarbeitung
JPH02190930A (ja) * 1988-12-29 1990-07-26 Internatl Business Mach Corp <Ibm> ソフトウエア命令実行装置
JP2543589B2 (ja) * 1989-02-17 1996-10-16 富士通株式会社 デ―タ処理装置
JP2505887B2 (ja) * 1989-07-14 1996-06-12 富士通株式会社 命令処理システム
JPH03139726A (ja) * 1989-10-26 1991-06-13 Hitachi Ltd 命令読出し制御方式
US5442769A (en) * 1990-03-13 1995-08-15 At&T Corp. Processor having general registers with subdivisions addressable in instructions by register number and subdivision type
JPH03271829A (ja) * 1990-03-20 1991-12-03 Fujitsu Ltd 情報処理装置
BR9509845A (pt) 1994-12-02 1997-12-30 Intel Corp Microprocessador com operação de compactação de elementos de operação compósitos
US5907842A (en) * 1995-12-20 1999-05-25 Intel Corporation Method of sorting numbers to obtain maxima/minima values with ordering
GB2317467B (en) * 1996-09-23 2000-11-01 Advanced Risc Mach Ltd Input operand control in data processing systems
US6182202B1 (en) * 1997-10-31 2001-01-30 Oracle Corporation Generating computer instructions having operand offset length fields for defining the length of variable length operand offsets
US6418527B1 (en) * 1998-10-13 2002-07-09 Motorola, Inc. Data processor instruction system for grouping instructions with or without a common prefix and data processing system that uses two or more instruction grouping methods
JP4693326B2 (ja) * 1999-12-22 2011-06-01 ウビコム インコーポレイテッド 組込み型プロセッサにおいてゼロタイムコンテクストスイッチを用いて命令レベルをマルチスレッド化するシステムおよび方法
US7308686B1 (en) 1999-12-22 2007-12-11 Ubicom Inc. Software input/output using hard real time threads
US7120783B2 (en) * 1999-12-22 2006-10-10 Ubicom, Inc. System and method for reading and writing a thread state in a multithreaded central processing unit
US7047396B1 (en) * 2000-06-22 2006-05-16 Ubicom, Inc. Fixed length memory to memory arithmetic and architecture for a communications embedded processor system
US7010612B1 (en) 2000-06-22 2006-03-07 Ubicom, Inc. Universal serializer/deserializer
US7822950B1 (en) 2003-01-22 2010-10-26 Ubicom, Inc. Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls
EP1622009A1 (en) * 2004-07-27 2006-02-01 Texas Instruments Incorporated JSM architecture and systems
EP1891517A4 (en) * 2005-05-24 2008-08-13 Texas Instruments Inc OPERAND WITH DISPLAY FOR PROCESSING MICROSE RATES
JP5173711B2 (ja) * 2008-09-30 2013-04-03 ルネサスエレクトロニクス株式会社 マルチスレッドプロセッサ及びそのハードウェアスレッドのスケジュール方法
GB2478726B (en) 2010-03-15 2013-12-25 Advanced Risc Mach Ltd Mapping between registers used by multiple instruction sets
GB2478731B (en) * 2010-03-15 2013-08-21 Advanced Risc Mach Ltd Operand size control
GB2540971B (en) 2015-07-31 2018-03-14 Advanced Risc Mach Ltd Graphics processing systems
US20170315807A1 (en) * 2016-05-02 2017-11-02 Oracle International Corporation Hardware support for dynamic data types and operators

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363091A (en) * 1978-01-31 1982-12-07 Intel Corporation Extended address, single and multiple bit microprocessor
JPS54122043A (en) * 1978-03-15 1979-09-21 Toshiba Corp Electronic computer
US4179738A (en) * 1978-06-23 1979-12-18 International Business Machines Corporation Programmable control latch mechanism for a data processing system
US4307445A (en) * 1978-11-17 1981-12-22 Motorola, Inc. Microprogrammed control apparatus having a two-level control store for data processor
US4325121A (en) * 1978-11-17 1982-04-13 Motorola, Inc. Two-level control store for microprogrammed data processor
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
US4388682A (en) * 1979-09-04 1983-06-14 Raytheon Company Microprogrammable instruction translator
JPS56149646A (en) * 1980-04-21 1981-11-19 Toshiba Corp Operation controller
JPS5734251A (en) * 1980-08-07 1982-02-24 Toshiba Corp Address conversion and generating system
JPS5743239A (en) * 1980-08-27 1982-03-11 Hitachi Ltd Data processor
US4491908A (en) * 1981-12-01 1985-01-01 Honeywell Information Systems Inc. Microprogrammed control of extended integer and commercial instruction processor instructions through use of a data type field in a central processor unit
US4506345A (en) * 1982-07-02 1985-03-19 Honeywell Information Systems Inc. Data alignment circuit
US4583199A (en) * 1982-07-02 1986-04-15 Honeywell Information Systems Inc. Apparatus for aligning and packing a first operand into a second operand of a different character size
JPS59174948A (ja) * 1983-03-25 1984-10-03 Toshiba Corp 情報処理装置
US4586130A (en) * 1983-10-03 1986-04-29 Digital Equipment Corporation Central processing unit for a digital computer

Also Published As

Publication number Publication date
DE3688824D1 (de) 1993-09-09
DE3688824T2 (de) 1993-11-25
EP0220684B1 (en) 1993-08-04
HK176195A (en) 1995-11-24
JPS6298429A (ja) 1987-05-07
EP0220684A3 (en) 1989-12-13
US4825355A (en) 1989-04-25
KR870004366A (ko) 1987-05-09
JPH0827716B2 (ja) 1996-03-21
EP0220684A2 (en) 1987-05-06

Similar Documents

Publication Publication Date Title
KR940009094B1 (ko) 데이타처리 시스템
US5053953A (en) Apparatus for aligning arithmetic operands during fetch
US5390307A (en) Apparatus for a multi-data store or load instruction for transferring multiple contiguous storage locations in one transfer operation
JP3658101B2 (ja) データ処理装置
US5132898A (en) System for processing data having different formats
JP2554050B2 (ja) デ−タ処理方法
US5276891A (en) Alignment of sign, data, edit byte operand results for storage in memory
JP3203401B2 (ja) データ処理装置
JPH06332792A (ja) データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路
JPH0831032B2 (ja) データ処理装置
US4945511A (en) Improved pipelined processor with two stage decoder for exchanging register values for similar operand instructions
JPH0546383A (ja) データ処理装置
JPH11272546A (ja) 可変長レジスタ装置
JPS6014338A (ja) 計算機システムにおける分岐機構
US5077659A (en) Data processor employing the same microprograms for data having different bit lengths
JPH07239780A (ja) １クロック可変長命令実行処理型命令読み込み電子計 算機
JP2556182B2 (ja) デ−タ処理装置
US5519881A (en) Priority encoder for accessing multiple registers simultaneously and a data processing system which uses it
KR920002573B1 (ko) 데이타 처리기
US5463747A (en) Microprogram data processor processing operand address calculation and instruction execution with common hardware
JPH0830506A (ja) データ転送制御方法およびデータ転送回路
JPS63293638A (ja) データ処理装置
WO1986000435A1 (en) Three word instruction pipeline
JP2001356902A (ja) データ処理装置
JPS60179844A (ja) 命令再読出し制御方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee