JPS63186372A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPS63186372A JPS63186372A JP1795787A JP1795787A JPS63186372A JP S63186372 A JPS63186372 A JP S63186372A JP 1795787 A JP1795787 A JP 1795787A JP 1795787 A JP1795787 A JP 1795787A JP S63186372 A JPS63186372 A JP S63186372A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- instruction
- contents
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 101150114104 CROT gene Proteins 0.000 description 1
- 101100049199 Xenopus laevis vegt-a gene Proteins 0.000 description 1
- 101100049200 Xenopus laevis vegt-b gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 101150068675 vegt gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はベクトル処理装置に関し、特にベクトルレジス
タのビジー管理に関する。
タのビジー管理に関する。
（従来の技術）
一般にベクトル処理装置において、演算器はクロックご
とに演算データを受信し、成るパイプライン段数を経て
結果を出力する。したがって、クロックごとに演算結果
を得ることができるわけであるが、第４図に示すような
繰返し演算においては、一つ前の要素の演算結果が求ま
らないと次の要素の演算が開始できない。
とに演算データを受信し、成るパイプライン段数を経て
結果を出力する。したがって、クロックごとに演算結果
を得ることができるわけであるが、第４図に示すような
繰返し演算においては、一つ前の要素の演算結果が求ま
らないと次の要素の演算が開始できない。
したがって、演算要素を供給するベクトルレジスタおよ
び演算結果を格納するベクトルレジスタは、成るクロッ
ク周期で読出し、および書込みを実行することになる。
び演算結果を格納するベクトルレジスタは、成るクロッ
ク周期で読出し、および書込みを実行することになる。
クロックごとにベクトルレジスタへ演算結果を格納する
命令ではない場合、命令実行の指示が送出された後、ベ
クトル長レジスタによって指定されたすべての演算袈累
データに対する演算結果が格納されてしまうまで、接続
命令で上記ベクトルレジスタに対する読出し命令の実行
は禁止されている。すなわち、第４図において、書込み
速度が１クロツト／１要素の命令を実行すると、命令実
行指示時に演算結果を格納するためのベクトルレジスタ
に対応して、読出し禁止フラグがセットされる。この場
合、読出し禁止フラグがリセットされるまで、後続命令
でベクトルレジスタの参照は禁止されている。
命令ではない場合、命令実行の指示が送出された後、ベ
クトル長レジスタによって指定されたすべての演算袈累
データに対する演算結果が格納されてしまうまで、接続
命令で上記ベクトルレジスタに対する読出し命令の実行
は禁止されている。すなわち、第４図において、書込み
速度が１クロツト／１要素の命令を実行すると、命令実
行指示時に演算結果を格納するためのベクトルレジスタ
に対応して、読出し禁止フラグがセットされる。この場
合、読出し禁止フラグがリセットされるまで、後続命令
でベクトルレジスタの参照は禁止されている。
（発明が解決しようとする問題点）
上述した従来のベクトル処理装置において、先行する演
算命令でベクトルレジスタへの演算結果の書込みがクロ
ックごとに行われないとき、そのベクトルレジスタへの
演算結果の書込みがすべて終了するまで、そのベクトル
レジスタに対する後続の読出し命令の実行指示ができな
い構成となっているので、ベクトル処理装置の資源が有
効に利用されないという欠点がある。
算命令でベクトルレジスタへの演算結果の書込みがクロ
ックごとに行われないとき、そのベクトルレジスタへの
演算結果の書込みがすべて終了するまで、そのベクトル
レジスタに対する後続の読出し命令の実行指示ができな
い構成となっているので、ベクトル処理装置の資源が有
効に利用されないという欠点がある。
本発明の目的は、ベクトル長レジスタと命令語よシベク
トルレジスタの読出し／ｉｌ込み速度、および使用する
演算器の一要素当シの実行時間を解読するとともに、読
出し／Ｖ込み速度によりベクトル長レジスタの内容を乗
算回路により１倍し、乗算回路の出力に一要素当υの実
行時間を加えておき、命令実行の指示時に加算出力をセ
ットし、それ以降、演算結果を格納するベクトルレジス
タの内容に対応してカウントダウンできるカウンタを備
え、このカウント出力と乗算出力とを比較することによ
って上記欠点を除去し、ベクトル処理装置の資源を有効
に利用されるように構成したベクトル処理装置を提供す
ることにある。
トルレジスタの読出し／ｉｌ込み速度、および使用する
演算器の一要素当シの実行時間を解読するとともに、読
出し／Ｖ込み速度によりベクトル長レジスタの内容を乗
算回路により１倍し、乗算回路の出力に一要素当υの実
行時間を加えておき、命令実行の指示時に加算出力をセ
ットし、それ以降、演算結果を格納するベクトルレジス
タの内容に対応してカウントダウンできるカウンタを備
え、このカウント出力と乗算出力とを比較することによ
って上記欠点を除去し、ベクトル処理装置の資源を有効
に利用されるように構成したベクトル処理装置を提供す
ることにある。
（問題点を解決するための手段）
本発明によるベクトル処理装置はベクトル演算手段と、
演算ベクトル要素数指示しジスタ手段と、解読手段と、
乗算手段と、加算手段と、カウンタと、比較手段とを具
備して構成したものである。
演算ベクトル要素数指示しジスタ手段と、解読手段と、
乗算手段と、加算手段と、カウンタと、比較手段とを具
備して構成したものである。
ベクトル演算手段は、複数のベクトルレジスタおよび複
数の演算器よ構成るものである。
数の演算器よ構成るものである。
演算ベクトル要素数指示しジスタ手段は、演算ベクトル
要素数を示すためのものである。
要素数を示すためのものである。
解読手段は、読出し／書込みの速度、および演算器の一
要素当りの実行時間を解読するためのものである。
要素当りの実行時間を解読するためのものである。
乗算手段は、読出し／書込み速度（より演算ベクトル要
素数指示しジスタ手段の内容を乗算するためのものであ
る。
素数指示しジスタ手段の内容を乗算するためのものであ
る。
加算手段は、乗算手段の出力に一喪素尚シの実行時間を
加算するためのものである。
加算するためのものである。
カラ／りは、命令の実行指示時に加算手段の出力を初期
値としてセットし、以降、演算結果を格納するベクトル
レジスタに対応してカウントダウンすることのできるも
のである。
値としてセットし、以降、演算結果を格納するベクトル
レジスタに対応してカウントダウンすることのできるも
のである。
比較手段は、カウンタの内容と乗算手段の出力とを比較
するためのものである。
するためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。第１図において、１はベクトル
長レジスタ、２は命令語レジスタ、３．１０．１４はそ
れぞれデコーダ、４は読出し／書込み速度情報信号線、
５は乗算器、６は実行時間情報信号線、８．１３はそれ
ぞれカウンタ、９は書込み中フラグ、１１は比較器、１
２は読出し禁止フラグである。
示すブロック図である。第１図において、１はベクトル
長レジスタ、２は命令語レジスタ、３．１０．１４はそ
れぞれデコーダ、４は読出し／書込み速度情報信号線、
５は乗算器、６は実行時間情報信号線、８．１３はそれ
ぞれカウンタ、９は書込み中フラグ、１１は比較器、１
２は読出し禁止フラグである。
第２図は、ベクトル演算実行部を示すブロック図である
。２１０〜２１４はそれぞれベクトルレジスタｖＲＯＸ
ｖＲ１、ＶＢ２、ＶＨ２、ＶＲｎであり、２２．２４は
それぞれマルチプレクサ、２３０〜２３２はそれぞれ演
算器である。ペクトｋＬ／ジスタ（ＶＲＯ−ＶＲｎ ）
２１０〜２１４はベクトル演算データを保持する。演
算器２３０〜２３２はベクトルレジスタ２１０〜２１４
の出力、あるいはスカラデータを、マルチプレクサ２２
を経由して受信し、演算を実行する。演算器２３０〜２
３２は加減算器、乗算器、除算器、繰返し演算器などで
ある。演算器２３０〜２３２での演算結果ハ、マルチプ
レクサ２４を経由して、命令によシ指定されたディステ
ィネーションのベクトルレジスタ２１０〜２１４のうち
のいずれかに戻される。
。２１０〜２１４はそれぞれベクトルレジスタｖＲＯＸ
ｖＲ１、ＶＢ２、ＶＨ２、ＶＲｎであり、２２．２４は
それぞれマルチプレクサ、２３０〜２３２はそれぞれ演
算器である。ペクトｋＬ／ジスタ（ＶＲＯ−ＶＲｎ ）
２１０〜２１４はベクトル演算データを保持する。演
算器２３０〜２３２はベクトルレジスタ２１０〜２１４
の出力、あるいはスカラデータを、マルチプレクサ２２
を経由して受信し、演算を実行する。演算器２３０〜２
３２は加減算器、乗算器、除算器、繰返し演算器などで
ある。演算器２３０〜２３２での演算結果ハ、マルチプ
レクサ２４を経由して、命令によシ指定されたディステ
ィネーションのベクトルレジスタ２１０〜２１４のうち
のいずれかに戻される。
第１図および第２図に示す実施例において、べクトル長
レジスタ１はベクトル演算で実行されるベクトル要素数
（ＶＬ）を示すものである。命令語レジスタ２には、ベ
クトル処理装置で実行される命令語が順次、格納される
。デコーダ３は、命令語レジスタ２の内容を解読するも
のであυ、ベクトル演算であれば使用する演算器２３０
〜２３２の種類と、演算に使用されるベクトルデータを
供給するベクトルレジスタの番号と、データの読出し速
度、および書込み速度、ならびに演算結果を格納するベ
クトルレジスタ番号と、使用される演算器での一要素当
りの実行時間とを出力する。
レジスタ１はベクトル演算で実行されるベクトル要素数
（ＶＬ）を示すものである。命令語レジスタ２には、ベ
クトル処理装置で実行される命令語が順次、格納される
。デコーダ３は、命令語レジスタ２の内容を解読するも
のであυ、ベクトル演算であれば使用する演算器２３０
〜２３２の種類と、演算に使用されるベクトルデータを
供給するベクトルレジスタの番号と、データの読出し速
度、および書込み速度、ならびに演算結果を格納するベ
クトルレジスタ番号と、使用される演算器での一要素当
りの実行時間とを出力する。
ベクトルレジスタ２１０〜２１４の読出し速度および書
込み速度、すなわち演算データを演算器２３０〜２３２
に送出するクロック間隔、および演算結果を格納するク
ロック間隔ｎは信号線４上に出力される。ベクトル長レ
ジスタ１の内容は信号線４上の値で乗算される。すなわ
ち、（ｖＬ×ｎ）の乗算は乗算器５で実行される。使用
される演算器での一要素当りの実行時間はデコーダ３か
ら信号線６上に出力され、この値と乗算器５の出力とが
加算器７で加算器れる。加算器７による加算結果は、演
算結果を格納するベクトルレジスタに対応゛したカウン
タ８に命令実行指示時にセットされ、それ以降、カウン
トグラ／を続けて０になると停止する。また命令実行指
示時には、演算結果を格納するベクトルレジスタに対応
した書込み中を示す書込み中ソラグ９がセットされる。
込み速度、すなわち演算データを演算器２３０〜２３２
に送出するクロック間隔、および演算結果を格納するク
ロック間隔ｎは信号線４上に出力される。ベクトル長レ
ジスタ１の内容は信号線４上の値で乗算される。すなわ
ち、（ｖＬ×ｎ）の乗算は乗算器５で実行される。使用
される演算器での一要素当りの実行時間はデコーダ３か
ら信号線６上に出力され、この値と乗算器５の出力とが
加算器７で加算器れる。加算器７による加算結果は、演
算結果を格納するベクトルレジスタに対応゛したカウン
タ８に命令実行指示時にセットされ、それ以降、カウン
トグラ／を続けて０になると停止する。また命令実行指
示時には、演算結果を格納するベクトルレジスタに対応
した書込み中を示す書込み中ソラグ９がセットされる。
書込み中フラグ９のリセットは、カウンタ８の値があら
かじめ定められた値、例えば“１１になったことがデコ
ーダ１０により検出されたときにリセットされる。
かじめ定められた値、例えば“１１になったことがデコ
ーダ１０により検出されたときにリセットされる。
すなわち、カウンタ８は命令実行指示により演算を実行
し、演算結果がベクトルレジスタ２１０〜２１４に格納
され終るまでのクロック数を示している。
し、演算結果がベクトルレジスタ２１０〜２１４に格納
され終るまでのクロック数を示している。
命令実行指示時には、演算結果を格納するベクトルレジ
スタに対応した読出し禁止フラグ１２がセットされ、一
要素当りの実行時間がカウンタ１３にセットされる。カ
ウンタ１３の内容は、それ以降、０になるまでカウント
ダウンされる。カウンタ１３があらかじめ定められた値
になったことがデコーダ１４により検出されると、読出
し禁止フラグ１２がリセットされる。すなわち、読出し
禁止フラグ１２には成る演算命令の結果の最初の要素が
格納されるまで、後続命令での参照が不可能であること
が指示される。
スタに対応した読出し禁止フラグ１２がセットされ、一
要素当りの実行時間がカウンタ１３にセットされる。カ
ウンタ１３の内容は、それ以降、０になるまでカウント
ダウンされる。カウンタ１３があらかじめ定められた値
になったことがデコーダ１４により検出されると、読出
し禁止フラグ１２がリセットされる。すなわち、読出し
禁止フラグ１２には成る演算命令の結果の最初の要素が
格納されるまで、後続命令での参照が不可能であること
が指示される。
比較器１１は、乗算器５の内容とカウンタ８の内容とを
比較するためのものであり、（乗算器５の内容）≦（カ
ウンタ８の内容）であるならば、出力は論理値ａ′１＃
になる。
比較するためのものであり、（乗算器５の内容）≦（カ
ウンタ８の内容）であるならば、出力は論理値ａ′１＃
になる。
第３図は、第１図の実施例を使用し、成る命令のシーケ
ンスと、それを実行したときのタイムチャートとを示し
た説明図である。
ンスと、それを実行したときのタイムチャートとを示し
た説明図である。
命令■は繰返し演算を実行するものであυ、以前の要素
の演算結果が求まらないときには次の要素の演算を実行
することはできない。この例では演算器の実行時間は４
クロツクであり、ベクトルレジスタ２１０の読出し、お
よびベクトルレジスタ２１２への書込みは４クロツク間
隔とする。命令実行指示時にＶＬ＝１５とすると、（４
＋１５Ｘ４．＝６４）がカウンタ８にセットされ、以降
、カウントダウンされる。ベクトルレジスタ２１２の書
込み中フラグ９も命令実行指示時にセットされ、カウン
タ８の値が“１”になるとリセットされる。書込み中フ
ラグ９は後続命令でベクトルレジスタ２１２への書込み
命令の実行指示の可否をチェックするのに使用される。
の演算結果が求まらないときには次の要素の演算を実行
することはできない。この例では演算器の実行時間は４
クロツクであり、ベクトルレジスタ２１０の読出し、お
よびベクトルレジスタ２１２への書込みは４クロツク間
隔とする。命令実行指示時にＶＬ＝１５とすると、（４
＋１５Ｘ４．＝６４）がカウンタ８にセットされ、以降
、カウントダウンされる。ベクトルレジスタ２１２の書
込み中フラグ９も命令実行指示時にセットされ、カウン
タ８の値が“１”になるとリセットされる。書込み中フ
ラグ９は後続命令でベクトルレジスタ２１２への書込み
命令の実行指示の可否をチェックするのに使用される。
命令■はベクトルレジスタ２１２．２１３の内容の積を
ベクトルレジスタ２１４に格納する命令であシ、ベクト
ルレジスタ２１２．２１３の内容の読出し、ならびにベ
クトルレジスタ２１４へのデータの書込みをクロックご
とに行う命令である。
ベクトルレジスタ２１４に格納する命令であシ、ベクト
ルレジスタ２１２．２１３の内容の読出し、ならびにベ
クトルレジスタ２１４へのデータの書込みをクロックご
とに行う命令である。
■の命令は、■の演算結果を入力するオペランドである
。すなわち、ベクトルレジスタ２１２の内容を読出すも
のである。このとき、命令実行指示の可否をチェックす
ることにより、比較器１１の出力をチェックする。■の
命令の読出し／書込み速度は１クロツク／１要素である
ため、乗算器５の出力は１５”である。この値とカウン
タ８の値とが比較器１１で比較される。比較器１１での
比較は（乗算器５の出力）〈（カラ／り８の内容）のと
きに比較器１１の出力が論理“１”となシ、命令実行の
指示は許されない。比較器５の出力が論理１０” とな
り、他のリソースの競合がなければ、■の命令の実行指
示が出力される。すなわち、■の命令の実行を開始して
も■の命令の演算結果を追い越して利用することはない
。
。すなわち、ベクトルレジスタ２１２の内容を読出すも
のである。このとき、命令実行指示の可否をチェックす
ることにより、比較器１１の出力をチェックする。■の
命令の読出し／書込み速度は１クロツク／１要素である
ため、乗算器５の出力は１５”である。この値とカウン
タ８の値とが比較器１１で比較される。比較器１１での
比較は（乗算器５の出力）〈（カラ／り８の内容）のと
きに比較器１１の出力が論理“１”となシ、命令実行の
指示は許されない。比較器５の出力が論理１０” とな
り、他のリソースの競合がなければ、■の命令の実行指
示が出力される。すなわち、■の命令の実行を開始して
も■の命令の演算結果を追い越して利用することはない
。
従来技術によれば、命令■の演算結果がすべてベクトル
レジスタ２１２に格納されてしまうまで、命令■の演算
実行指示が送出できなかったため、本発明では第３図に
示すように１Ｔ＃クロツクだけ早く命令■の演算実行指
示を送出できる。
レジスタ２１２に格納されてしまうまで、命令■の演算
実行指示が送出できなかったため、本発明では第３図に
示すように１Ｔ＃クロツクだけ早く命令■の演算実行指
示を送出できる。
（発明の効果）
以上説明したように本発明は、ベクトルレジスタへの演
算結果の完了までに要するクロック数と、後続命令で該
尚ベクトルレジスタの内容を読出すに必要なりロック数
とを比較することにより、後続命令を早く送出でき、高
速で実行できるという効果がある。すなわち、ベクトル
処理装置のりンースの有効利用を図ることにより、ベク
トル性能を高めることができるという効果がある。
算結果の完了までに要するクロック数と、後続命令で該
尚ベクトルレジスタの内容を読出すに必要なりロック数
とを比較することにより、後続命令を早く送出でき、高
速で実行できるという効果がある。すなわち、ベクトル
処理装置のりンースの有効利用を図ることにより、ベク
トル性能を高めることができるという効果がある。
第１図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。 第２図は、本発明によるベクトル演算実行部の詳細を示
すブロック図である。 第３図は、本発明における命令シーケンスの一例を示す
タイムチャートである。 第４図は、従来技術における命令シーケンスの一例を示
すタイムチャートである。 １・・・ベクトル長レジスタ ２・・・命令語レジスタ ３．１０．１４・・・デコーダ ４．６・・・信号線 ５・・・乗算器 ８．１３・・・カラ／り ９・・・書込み中フラグ １１・・・比較器 １２・・・読出し禁止フラグ 。 ２１０〜２１４・・・ベクトルレジスタ２２．２４・・
・マルチプレクサ ２３０〜２３２・・・演算器 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 脚片４図 ｉｉ ｊ！Ｌ３− ＶＩ４Ａ Ｖｚ＜ｊ＋ ← ａ＜Ｌ）＋ Ｖ
ｚ（Ｌ−１）トρ、ｆ、−−−，ＶＬ−１，Ｖ２（−／
） ＝ＴｏうＬＯスクノ直Ｖ０ ： ペクト１シシシ
スタρ ｖ２Ｚ： へクトＬＬンスづｔ ｖＬ： ベグト；し召ヒ
示すブロック図である。 第２図は、本発明によるベクトル演算実行部の詳細を示
すブロック図である。 第３図は、本発明における命令シーケンスの一例を示す
タイムチャートである。 第４図は、従来技術における命令シーケンスの一例を示
すタイムチャートである。 １・・・ベクトル長レジスタ ２・・・命令語レジスタ ３．１０．１４・・・デコーダ ４．６・・・信号線 ５・・・乗算器 ８．１３・・・カラ／り ９・・・書込み中フラグ １１・・・比較器 １２・・・読出し禁止フラグ 。 ２１０〜２１４・・・ベクトルレジスタ２２．２４・・
・マルチプレクサ ２３０〜２３２・・・演算器 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 脚片４図 ｉｉ ｊ！Ｌ３− ＶＩ４Ａ Ｖｚ＜ｊ＋ ← ａ＜Ｌ）＋ Ｖ
ｚ（Ｌ−１）トρ、ｆ、−−−，ＶＬ−１，Ｖ２（−／
） ＝ＴｏうＬＯスクノ直Ｖ０ ： ペクト１シシシ
スタρ ｖ２Ｚ： へクトＬＬンスづｔ ｖＬ： ベグト；し召ヒ
Claims (1)
- 複数のベクトルレジスタおよび複数の演算器より成るベ
クトル演算手段と、演算ベクトル要素数を示すための演
算ベクトル要素数指示レジスタ手段と、読出し／書込み
の速度、および前記演算器の一要素当りの実行時間を解
読するための解読手段と、前記読出し／書込み速度によ
り前記演算ベクトル要素数指示レジスタ手段の内容を乗
算するための乗算手段と、前記乗算手段の出力に前記一
要素当りの実行時間を加算するための加算手段と、命令
の実行指示時に前記加算手段の出力を初期値としてセッ
トし、以降、演算結果を格納するベクトルレジスタに対
応してカウントダウンすることのできるカウンタと、前
記カウンタの内容と前記乗算手段の出力とを比較するた
めの比較手段とを具備して構成したことを特徴とするベ
クトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1795787A JPS63186372A (ja) | 1987-01-28 | 1987-01-28 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1795787A JPS63186372A (ja) | 1987-01-28 | 1987-01-28 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63186372A true JPS63186372A (ja) | 1988-08-01 |
Family
ID=11958227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1795787A Pending JPS63186372A (ja) | 1987-01-28 | 1987-01-28 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63186372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542061A (en) * | 1993-01-21 | 1996-07-30 | Nec Corporaiton | Arrangement of controlling issue timing of a read instruction to a common block in a vector processor |
-
1987
- 1987-01-28 JP JP1795787A patent/JPS63186372A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542061A (en) * | 1993-01-21 | 1996-07-30 | Nec Corporaiton | Arrangement of controlling issue timing of a read instruction to a common block in a vector processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426783A (en) | System for processing eight bytes or less by the move, pack and unpack instruction of the ESA/390 instruction set | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| CN101322111A (zh) | 每个线程具有多个并发流水线的多线程处理器 | |
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| JPH01224871A (ja) | ベクトル演算命令発行制御方法 | |
| JPS58149541A (ja) | デ−タ処理装置 | |
| JPS63186372A (ja) | ベクトル処理装置 | |
| JPH0222413B2 (ja) | ||
| JPH07219766A (ja) | 演算処理装置 | |
| JP2906799B2 (ja) | 情報処理装置 | |
| TW201734769A (zh) | 處理向量指令 | |
| JP3490191B2 (ja) | 計算機 | |
| JP3278441B2 (ja) | ベクトル処理装置 | |
| JPH1173301A (ja) | 情報処理装置 | |
| JP2719676B2 (ja) | 並列演算処理装置 | |
| JPH0690712B2 (ja) | ベクトル処理装置 | |
| JPS63186371A (ja) | ベクトル処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JP2866143B2 (ja) | 動的パイプライン処理装置 | |
| JP3015565B2 (ja) | 複数命令の並列実行機能を持つ情報処理装置 | |
| JPS61255437A (ja) | 情報処理装置 | |
| JPH02100173A (ja) | ベクトル処理装置 | |
| JPH04116769A (ja) | ベクトル処理装置 | |
| JPH0234058B2 (ja) | ||
| JPS5896346A (ja) | 階層型演算方式 |