JPH01224871A - ベクトル演算命令発行制御方法 - Google Patents
ベクトル演算命令発行制御方法Info
- Publication number
- JPH01224871A JPH01224871A JP63050755A JP5075588A JPH01224871A JP H01224871 A JPH01224871 A JP H01224871A JP 63050755 A JP63050755 A JP 63050755A JP 5075588 A JP5075588 A JP 5075588A JP H01224871 A JPH01224871 A JP H01224871A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- instruction
- stage
- issued
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3873—Variable length pipelines, e.g. elastic pipeline
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル処理装置のベクトル演算命令発行制御
方式に関し、特に同一演算器内にパイプライン段数の異
なる二つの演算機能が含まれるベクトル演算器に対して
、ベクトル演算命令の起動をかけるベクトル演算命令発
行制御方式に関する。
方式に関し、特に同一演算器内にパイプライン段数の異
なる二つの演算機能が含まれるベクトル演算器に対して
、ベクトル演算命令の起動をかけるベクトル演算命令発
行制御方式に関する。
ベクトルレジスタに保持されたベクトルデータを連続的
にベクトル演算器に供給し、所謂パイプライン方式の演
算によってベクトル演算を高速に実行するベクトル処理
装置において、一つの演算器内にパイプライン段数（以
下、単に段数と称す）の異なる二つの演算機能を持たせ
、同一のベクトル演算器を二種類の演算で共用すること
は従来より行なわれている。
にベクトル演算器に供給し、所謂パイプライン方式の演
算によってベクトル演算を高速に実行するベクトル処理
装置において、一つの演算器内にパイプライン段数（以
下、単に段数と称す）の異なる二つの演算機能を持たせ
、同一のベクトル演算器を二種類の演算で共用すること
は従来より行なわれている。
第４図はそのようなベクトル演算器の動作説明図である
。同図ｔａｌにおいてベクトル演算器４０は、段数の長
い（以下の説明の便宜上例えば５段とする）演算機能と
段数の短い（以下の説明の便宜上例えば２段とする）演
算機能とを有し、起動時に外部から指定された種類の演
算機能を遂行する。
。同図ｔａｌにおいてベクトル演算器４０は、段数の長
い（以下の説明の便宜上例えば５段とする）演算機能と
段数の短い（以下の説明の便宜上例えば２段とする）演
算機能とを有し、起動時に外部から指定された種類の演
算機能を遂行する。
今、ヘクトル要素数（ＶＬ）を「５」とし、ベクトル演
算器４０に段数５の演算機能を使用するベクトル演算命
令（以下、長段数ベクトル演算命令Ａと称す）を実行さ
せる場合と、段数２の演算機能を使用するベクトル演算
命令（以下、始段数ベクトル演算命令Ｂと称す）を実行
させる場合とを考える。
算器４０に段数５の演算機能を使用するベクトル演算命
令（以下、長段数ベクトル演算命令Ａと称す）を実行さ
せる場合と、段数２の演算機能を使用するベクトル演算
命令（以下、始段数ベクトル演算命令Ｂと称す）を実行
させる場合とを考える。
第４図（ｂｌはベクトル演算器４０に対し長段数ベクト
ル演算命令Ａが発行されたときの概略タイムチャートで
ある。長段数ヘクトル演算命令Ａが発行されると、ベク
トル演算器４０にはベクトルレジスタ群４１に保持され
たベクトルデータの第１要素ｅ１から第５要素ｅ５まで
が連続的に供給され、各要素はベクトル演算器４０内の
５段のステージ３１〜Ｓ５を通ることにより所定の演算
が施され、結果が再びベクトルレジスタ群４１に格納さ
れる。ここで、第１要素ｅ１から第５要素ｅ５までがへ
クトルレジスタ群４１から読出されてベクトル演算器４
０に入力完了するまでかへクトルレジスタ続出し中（Ｒ
）となり、ベクトルレジスタ群４１から第１要素ｅ１を
続出してから第５要素ｅ５の演算結果がベクトルレジス
タ群４１に書込まれるまでの期間がベクトルレジスタ書
込み中（Ｗ）となる。
ル演算命令Ａが発行されたときの概略タイムチャートで
ある。長段数ヘクトル演算命令Ａが発行されると、ベク
トル演算器４０にはベクトルレジスタ群４１に保持され
たベクトルデータの第１要素ｅ１から第５要素ｅ５まで
が連続的に供給され、各要素はベクトル演算器４０内の
５段のステージ３１〜Ｓ５を通ることにより所定の演算
が施され、結果が再びベクトルレジスタ群４１に格納さ
れる。ここで、第１要素ｅ１から第５要素ｅ５までがへ
クトルレジスタ群４１から読出されてベクトル演算器４
０に入力完了するまでかへクトルレジスタ続出し中（Ｒ
）となり、ベクトルレジスタ群４１から第１要素ｅ１を
続出してから第５要素ｅ５の演算結果がベクトルレジス
タ群４１に書込まれるまでの期間がベクトルレジスタ書
込み中（Ｗ）となる。
第４［Ｆ（Ｃ＋はベクトル演算器４０に対し始段数ベク
トル演算命令Ｂが発行されたときの概略タイムチャート
である、始段数ベクトル演算命令Ｂの実行がベクトル演
算器４０の例えば前記５段のステージ８１〜Ｓ５のうち
第１ステージＳ１と第５ステージＳ５とを兼用して行な
われるとすると、始段数ベクトル演算命令Ｂが発行され
、ベクトルレジスタ群４１からベクトル演算器４０に連
続的に供給されたベクトルデータの要素ｅ１〜ｅ５が第
１ステージＳ１と第５ステージＳ５を通ることにより所
定の演算が施され、結果が再びベクトルレジスタ群４１
に格納されることになる。始段数ベクトル演算命令Ｂの
場合、ベクトルレジスタ続出し中（Ｒ）の期間は長段数
ベクトル演算命令Ａと同じであるが、段数が２段と少な
いので、ベクトルレジスタ書込み中（Ｗ）の期間は長段
数ベクトル演算命令Ａに比べて短くなる。
トル演算命令Ｂが発行されたときの概略タイムチャート
である、始段数ベクトル演算命令Ｂの実行がベクトル演
算器４０の例えば前記５段のステージ８１〜Ｓ５のうち
第１ステージＳ１と第５ステージＳ５とを兼用して行な
われるとすると、始段数ベクトル演算命令Ｂが発行され
、ベクトルレジスタ群４１からベクトル演算器４０に連
続的に供給されたベクトルデータの要素ｅ１〜ｅ５が第
１ステージＳ１と第５ステージＳ５を通ることにより所
定の演算が施され、結果が再びベクトルレジスタ群４１
に格納されることになる。始段数ベクトル演算命令Ｂの
場合、ベクトルレジスタ続出し中（Ｒ）の期間は長段数
ベクトル演算命令Ａと同じであるが、段数が２段と少な
いので、ベクトルレジスタ書込み中（Ｗ）の期間は長段
数ベクトル演算命令Ａに比べて短くなる。
上述したように、同一演算器内に段数の異なる二つの演
算機能を持つベクトル演算器では、長段数ベクトル演算
命令への実行時と始段数ベクトル演算命令Ｂの実行時と
ではベクトル書込み中（Ｗ）の期間つまりはベクトル演
算器４０内にデータが留まる期間が相違するので、ベク
トル演算命令を連続して発行する場合、先行するベクト
ル演算命令と後続のベクトル演算命令とが使用する段数
を考慮して発行タイミングを決定する必要がある。
算機能を持つベクトル演算器では、長段数ベクトル演算
命令への実行時と始段数ベクトル演算命令Ｂの実行時と
ではベクトル書込み中（Ｗ）の期間つまりはベクトル演
算器４０内にデータが留まる期間が相違するので、ベク
トル演算命令を連続して発行する場合、先行するベクト
ル演算命令と後続のベクトル演算命令とが使用する段数
を考慮して発行タイミングを決定する必要がある。
このようなベクトル演算命令発行のタイミング制御は、
従来、以下のようにして行なわれている。
従来、以下のようにして行なわれている。
先ず、段数が同じベクトル演算命令を連続して発行する
場合、及び先行の命令が始段数ベクトル演算命令Ｂで後
続の命令が長段数ベクトル演算命令Ａである場合、先行
するベクトル演算命令のベクトルレジスタ続出し中（Ｒ
）の期間が終了次第、後続のベクトル演算命令を発行す
る。このために、ベクトルレジスタ読出し中（Ｒ）を示
すフラグを設け、このフラグにより後続のベクトル演算
命令の発行を制御する。第５図（ａｌ、 （ｂｌ、 ｆ
ｃｌはそのときのタイムチャートを示す。
場合、及び先行の命令が始段数ベクトル演算命令Ｂで後
続の命令が長段数ベクトル演算命令Ａである場合、先行
するベクトル演算命令のベクトルレジスタ続出し中（Ｒ
）の期間が終了次第、後続のベクトル演算命令を発行す
る。このために、ベクトルレジスタ読出し中（Ｒ）を示
すフラグを設け、このフラグにより後続のベクトル演算
命令の発行を制御する。第５図（ａｌ、 （ｂｌ、 ｆ
ｃｌはそのときのタイムチャートを示す。
一方、先行の命令が長段数ベクトル演算命令Ａで、後続
の命令が始段数ベクトル演算命令Ｂである場合、上記の
ベクトルレジスタ続出し中フラグで発行制御すると、第
５図Ｆｄｌに示すようにベクトル演算器４０内において
先行命令で処理するデータと後続命令で処理するデータ
とが重なってしまう。そこでこのような場合従来は、ベ
クトルレジスタ書込み中（Ｗ）を示すフラグを設け、こ
のフラグにより後続の始段数ベクトル演算命令Ｂの発行
を制御していた。
の命令が始段数ベクトル演算命令Ｂである場合、上記の
ベクトルレジスタ続出し中フラグで発行制御すると、第
５図Ｆｄｌに示すようにベクトル演算器４０内において
先行命令で処理するデータと後続命令で処理するデータ
とが重なってしまう。そこでこのような場合従来は、ベ
クトルレジスタ書込み中（Ｗ）を示すフラグを設け、こ
のフラグにより後続の始段数ベクトル演算命令Ｂの発行
を制御していた。
上述したように、従来のベクトル演算命令発行制御方式
では、先行の命令が長段数ベクトル演算命令Ａで後続の
命令が始段数ベクトル演算命令Ｂであるとき、ベクトル
レジスタ書込み中フラグによって後続の短段数ベクトル
演算命令Ｂの発行を制御しているので、後続の短段数ベ
クトル演算命令Ｂは、第５図（ｅｌのタイムチャートに
示すように先行する長段数ベクトル演算命令Ａによるベ
クトル演算器４０の動作が完全に終了した後に発行され
ることになり、実際には長段数ベクトル演算命令Ａと短
段数ベクトル演算命令Ｂとの間に無駄な空時間が生じて
しまうという欠点がある。
では、先行の命令が長段数ベクトル演算命令Ａで後続の
命令が始段数ベクトル演算命令Ｂであるとき、ベクトル
レジスタ書込み中フラグによって後続の短段数ベクトル
演算命令Ｂの発行を制御しているので、後続の短段数ベ
クトル演算命令Ｂは、第５図（ｅｌのタイムチャートに
示すように先行する長段数ベクトル演算命令Ａによるベ
クトル演算器４０の動作が完全に終了した後に発行され
ることになり、実際には長段数ベクトル演算命令Ａと短
段数ベクトル演算命令Ｂとの間に無駄な空時間が生じて
しまうという欠点がある。
本発明の目的は、このような無駄な空時間が生じないよ
うにしたベクトル演算命令発行制御方式を提供すること
にある。
うにしたベクトル演算命令発行制御方式を提供すること
にある。
本発明のベクトル演算命令発行制御方式は、ベクトル演
算命令のベクトル要素数とベクトル演算器における二つ
の演算機能の段数差との加算値に相当する時間の経過を
計測する計測器を備え、長段数ベクトル演算命令を前記
ベクトル演算器に対し発行したとき前記計測器を起動し
て該長段数ベクトル演算命令のベクトル要素数と前記段
数差との加算値に相当する時間を計測させておき、前記
長段数ベクトル演算命令に続いて短段数ベクトル演算命
令を発行するときは、前記計測器の計測完了のタイミン
グに従って発行するようにしている。
算命令のベクトル要素数とベクトル演算器における二つ
の演算機能の段数差との加算値に相当する時間の経過を
計測する計測器を備え、長段数ベクトル演算命令を前記
ベクトル演算器に対し発行したとき前記計測器を起動し
て該長段数ベクトル演算命令のベクトル要素数と前記段
数差との加算値に相当する時間を計測させておき、前記
長段数ベクトル演算命令に続いて短段数ベクトル演算命
令を発行するときは、前記計測器の計測完了のタイミン
グに従って発行するようにしている。
前記計測器は、後述する本発明の実施例では、次に発行
すべきベクトル演算命令のベクトル要素数を保持するＶ
Ｌレジスタ、段数差を保持する段数差レジスタ、ＶＬレ
ジスタの内容と段数差レジスタの内容とを加算する加算
器、この加算器の加算結果が初期値としてセットされ以
後一定時間毎にカウントダウンするカウンタ、このカウ
ンタのカウント値が所定値になったことを判定するデコ
ーダ、命令発行時にセットされ、前記デコーダの出力で
リセットされるフラグで構成されているが、そのような
構成に限定されるものではない。
すべきベクトル演算命令のベクトル要素数を保持するＶ
Ｌレジスタ、段数差を保持する段数差レジスタ、ＶＬレ
ジスタの内容と段数差レジスタの内容とを加算する加算
器、この加算器の加算結果が初期値としてセットされ以
後一定時間毎にカウントダウンするカウンタ、このカウ
ンタのカウント値が所定値になったことを判定するデコ
ーダ、命令発行時にセットされ、前記デコーダの出力で
リセットされるフラグで構成されているが、そのような
構成に限定されるものではない。
長段数ベクトル演算命令が使用する段数と、短段数ベク
トル演算命令が使用する段数との間にＮの段数差がある
場合、先行する長段数ベクトル演算命令のへクトルレジ
スタ続出し中期間の終了からＮ段数差分の時間だけ経過
すれば、後続する短段数ベクトル演算命令を発行しても
、ベクトル演算器内でデータの重なりは生じない、そこ
で、この時間経過を、長段数ベクトル演算命令のベクト
ル要素数（これはベクトルレジスタ続出し中期間を決定
する）と段数差Ｎとを加算した値に基づいて、先行する
長段数ベクトル演算命令の発行時から計測器により計測
し、その計測完了のタイミングに従って後続の短段数ベ
クトル演算命令の発行を行なうようにしている。
トル演算命令が使用する段数との間にＮの段数差がある
場合、先行する長段数ベクトル演算命令のへクトルレジ
スタ続出し中期間の終了からＮ段数差分の時間だけ経過
すれば、後続する短段数ベクトル演算命令を発行しても
、ベクトル演算器内でデータの重なりは生じない、そこ
で、この時間経過を、長段数ベクトル演算命令のベクト
ル要素数（これはベクトルレジスタ続出し中期間を決定
する）と段数差Ｎとを加算した値に基づいて、先行する
長段数ベクトル演算命令の発行時から計測器により計測
し、その計測完了のタイミングに従って後続の短段数ベ
クトル演算命令の発行を行なうようにしている。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は、次に発行す
べきベクトル演算命令のベクトル要素数（ＶＬ）を保持
するＶＬレジスタ１、ベクトル演算器が有する二つの演
算機能の段数差を保持する段数差レジスタ２、次に実行
（発行）するベクトル演算命令を保持する命令レジスタ
３、命令レジスタ３に保持されたベクトル演算命令をデ
コードする命令デコーダ４、ＶＬレジスタｌに保持され
たベクトル要素数と段数差レジスタ２から出力される段
数差データ１５とを加算する加算器５、加算器５の加算
結果がセットされ以後一定時間毎にカウントダウンする
第１カウンタ６、ＶＬレジスタ１に保持されたベクトル
要素数がセントされ以後一定時間毎にカウントダウンす
る第２カウンタ７、第１カウンタ６のカウント値が所定
値たとえばＯになったか否かを判定する第１デコーダ８
、第２カウンタフのカウント値が所定値たとえば０にな
ったか否かを判定する第２デコーダ９、第１デコーダ８
の第１出力信号１０でリセットされる第１フラグ１２、
第２デコーダ９の第２出力信号１１でリセットされる第
２フラグ１３、および命令発行部１４で構成されている
。命令発行部１４は、命令デコーダ４のデコード結果、
第１及び第２フラグ１２．１３の状態に基づき、ベクト
ル演算命令の発行が可能か否かを判断し、可能であれば
そのベクトル演算命令の発行を行なうと共に第１及び第
２カウント６．７の七歩トや第１及び第２フラグ１２．
１３のセットを行なうものであり、その制御内容の一例
を第２図に示す。
べきベクトル演算命令のベクトル要素数（ＶＬ）を保持
するＶＬレジスタ１、ベクトル演算器が有する二つの演
算機能の段数差を保持する段数差レジスタ２、次に実行
（発行）するベクトル演算命令を保持する命令レジスタ
３、命令レジスタ３に保持されたベクトル演算命令をデ
コードする命令デコーダ４、ＶＬレジスタｌに保持され
たベクトル要素数と段数差レジスタ２から出力される段
数差データ１５とを加算する加算器５、加算器５の加算
結果がセットされ以後一定時間毎にカウントダウンする
第１カウンタ６、ＶＬレジスタ１に保持されたベクトル
要素数がセントされ以後一定時間毎にカウントダウンす
る第２カウンタ７、第１カウンタ６のカウント値が所定
値たとえばＯになったか否かを判定する第１デコーダ８
、第２カウンタフのカウント値が所定値たとえば０にな
ったか否かを判定する第２デコーダ９、第１デコーダ８
の第１出力信号１０でリセットされる第１フラグ１２、
第２デコーダ９の第２出力信号１１でリセットされる第
２フラグ１３、および命令発行部１４で構成されている
。命令発行部１４は、命令デコーダ４のデコード結果、
第１及び第２フラグ１２．１３の状態に基づき、ベクト
ル演算命令の発行が可能か否かを判断し、可能であれば
そのベクトル演算命令の発行を行なうと共に第１及び第
２カウント６．７の七歩トや第１及び第２フラグ１２．
１３のセットを行なうものであり、その制御内容の一例
を第２図に示す。
第３図は本発明のベクトル演算命令発行制御方式を第４
図のベクトル演算器４０に通用した際のタイムチャート
であり、同図ｆａｔは長段数ベクトル演算命令へを連続
して発行した場合、同図中）は短段数ベクトル演算命令
Ｂを連続して発行した場合、同図（Ｃ１は短段数ヘクト
ル演算命令Ｂに次いで長段数ベクトル演算命令Ａを発行
した場合、同図（ｄ＋は長段数ヘクトル演算命令へに次
いで短段数ベクトル演算命令Ｂを発行した場合のもので
ある。
図のベクトル演算器４０に通用した際のタイムチャート
であり、同図ｆａｔは長段数ベクトル演算命令へを連続
して発行した場合、同図中）は短段数ベクトル演算命令
Ｂを連続して発行した場合、同図（Ｃ１は短段数ヘクト
ル演算命令Ｂに次いで長段数ベクトル演算命令Ａを発行
した場合、同図（ｄ＋は長段数ヘクトル演算命令へに次
いで短段数ベクトル演算命令Ｂを発行した場合のもので
ある。
次に本実施例の動作を各図を参照して説明する。
例として、長段数ベクトル演算命令Ａを実行するベクＩ
・ル演算器の演算機能の段数は「５」、短段数ヘクトル
演算命令Ｂのそれは「２」とし、ベクトル要素数（ＶＬ
）は「５」とする。
・ル演算器の演算機能の段数は「５」、短段数ヘクトル
演算命令Ｂのそれは「２」とし、ベクトル要素数（ＶＬ
）は「５」とする。
・第３図（ａｌの場合
ベクトル演算器が動作を終了しているとき、第１図の第
１および第２フラグ１２．１３は共にリセット状態であ
る。
１および第２フラグ１２．１３は共にリセット状態であ
る。
第３図（ａｌのように、長段数ヘクトル油算命令Ａを連
続して発行する場合、最初の長段数ベクトル演算命令Ａ
が命令レジスタ３に格納され、そのベクトル要素数「５
］がＶＬレジスタ１にセットされる。なお、段数差レジ
スタ２には段°数差「３」が予め格納されている。
続して発行する場合、最初の長段数ベクトル演算命令Ａ
が命令レジスタ３に格納され、そのベクトル要素数「５
］がＶＬレジスタ１にセットされる。なお、段数差レジ
スタ２には段°数差「３」が予め格納されている。
命令発行部１４は、第２図のステップＣＩで発行すべき
次の命令があることを認識すると、ステップＣ２で命令
デコーダ４のデコード結果から次に実行すべき命令が長
段数ヘクトル演算命令Ａであるか否かを判定し、長段数
ヘクトル演算命令へであればステップＣ３へ、短段数ベ
クトル演算命令ＢであればステップＣ５へ進む。今の場
合、長段数ベクトル演算命令Ａなので、ステップＣ３に
おいて第２フラグ１３がリセット状態か否かを判定し、
リセット状態であることにより次の命令つまり最初の長
段数ベクトル演算命令Ａを発行する（Ｃ４）。そしてこ
のとき同時に、第１及び第２カウンタ６．７をセントす
ることにより、第１カウンク６に加算器５の加算結果「
８」を、第２カウンタ７にＶＬレジスタ１に保持された
ベクトル要素数「５」をそれぞれ格納し、また第１及び
第２フラグ１２．１３をセットする（Ｃ４）。発行され
た長段数ベクトル演算命令Ａにより、ベクトルレジスタ
群からベクトル演算器へベクトルデータが連続的に供給
され、５段のステージにより所定の演算が遂行されてい
くが、それに併せて第１カウンタ６、第２カウンタフの
内容は一定時間たとえばベクトルデータの１要素当たり
の処理時間毎に−１ずつ減算されていく。
次の命令があることを認識すると、ステップＣ２で命令
デコーダ４のデコード結果から次に実行すべき命令が長
段数ヘクトル演算命令Ａであるか否かを判定し、長段数
ヘクトル演算命令へであればステップＣ３へ、短段数ベ
クトル演算命令ＢであればステップＣ５へ進む。今の場
合、長段数ベクトル演算命令Ａなので、ステップＣ３に
おいて第２フラグ１３がリセット状態か否かを判定し、
リセット状態であることにより次の命令つまり最初の長
段数ベクトル演算命令Ａを発行する（Ｃ４）。そしてこ
のとき同時に、第１及び第２カウンタ６．７をセントす
ることにより、第１カウンク６に加算器５の加算結果「
８」を、第２カウンタ７にＶＬレジスタ１に保持された
ベクトル要素数「５」をそれぞれ格納し、また第１及び
第２フラグ１２．１３をセットする（Ｃ４）。発行され
た長段数ベクトル演算命令Ａにより、ベクトルレジスタ
群からベクトル演算器へベクトルデータが連続的に供給
され、５段のステージにより所定の演算が遂行されてい
くが、それに併せて第１カウンタ６、第２カウンタフの
内容は一定時間たとえばベクトルデータの１要素当たり
の処理時間毎に−１ずつ減算されていく。
最初の長段数ベクトル演算命令への発行が行なわれると
、次に発行すべき長段数ベクトル演算命令Ａが命令レジ
スタ３に格納され、そのベクトル要素数「５」がＶＬレ
ジスタ１に格納される。命令発行部１４は第２図のステ
ップＣ１で発行すべき次の命令があることを認識すると
、ステップＣ２で次の命令が長段数ベクトル演算命令Ａ
であることを判定し、ステップＣ３で第２フラグ１３が
リセット状態になるのを待つ。そして、第２フラグ１３
がリセット状態になると、次の長段数ベクトル演算命令
Ａの発行を行なう （Ｃ４）。
、次に発行すべき長段数ベクトル演算命令Ａが命令レジ
スタ３に格納され、そのベクトル要素数「５」がＶＬレ
ジスタ１に格納される。命令発行部１４は第２図のステ
ップＣ１で発行すべき次の命令があることを認識すると
、ステップＣ２で次の命令が長段数ベクトル演算命令Ａ
であることを判定し、ステップＣ３で第２フラグ１３が
リセット状態になるのを待つ。そして、第２フラグ１３
がリセット状態になると、次の長段数ベクトル演算命令
Ａの発行を行なう （Ｃ４）。
前述したように、第２カウンタ７には最初の長段数ベク
トル演算命令Ａのベクトル要素数「５」が初期値として
設定され、一定時間毎に減算されている。そして、この
ベクトル要素数「５」に相当する時間は、最初の長段数
ヘクトル演算命令Ａに対応するベクトルレジスタ続出し
中（Ｒ）の期間に相当するので、第２カウンタフの内容
が０になったとき上記ベクトルレジスタ続出し中（Ｒ）
の期間が終了したことになる。第２カウンタ７の内容が
０になったことは第２デコーダ９で検出され、その時点
で第２フラグ１３がリセットされる。
トル演算命令Ａのベクトル要素数「５」が初期値として
設定され、一定時間毎に減算されている。そして、この
ベクトル要素数「５」に相当する時間は、最初の長段数
ヘクトル演算命令Ａに対応するベクトルレジスタ続出し
中（Ｒ）の期間に相当するので、第２カウンタフの内容
が０になったとき上記ベクトルレジスタ続出し中（Ｒ）
の期間が終了したことになる。第２カウンタ７の内容が
０になったことは第２デコーダ９で検出され、その時点
で第２フラグ１３がリセットされる。
従って、ステップＣ３で第２フラグ１３がリセット状態
になるのを待ってステップＣ４で発行された次の長段数
ベクトル演算命令Ａは、第３図（ａｌに示すように、先
行する長段数ベクトル演算命令Ａに対応するベクトルレ
ジスタ続出し中（Ｒ）の期間（第２フラグ１３がセット
されている期間と同し）経過後に速やかに発行されるこ
とになる。
になるのを待ってステップＣ４で発行された次の長段数
ベクトル演算命令Ａは、第３図（ａｌに示すように、先
行する長段数ベクトル演算命令Ａに対応するベクトルレ
ジスタ続出し中（Ｒ）の期間（第２フラグ１３がセット
されている期間と同し）経過後に速やかに発行されるこ
とになる。
・第３図ｔｂｌの場合
第３図（ｂｌのように、短段数ヘクトル演算命令Ｂを連
続して発行する場合、最初の短段数ベクトル演算命令Ｂ
が命令レジスタ３に格納され、そのベクトル要素数「５
」がＶＬレジスタｌにセットされる。
続して発行する場合、最初の短段数ベクトル演算命令Ｂ
が命令レジスタ３に格納され、そのベクトル要素数「５
」がＶＬレジスタｌにセットされる。
命令発行部１４は、ステップＣ２で次に実行すべき命令
が短段数ベクトル演算命令Ｂであることを認識すると、
ステップＣ５へ進み、第１及び第２フラグ１２．１３が
共にリセット状態になっていることを条件に最初の短段
数ベクトル演算命令を発行する（ステップＣ６）。そし
てこのとき、第２カウンク７をセントすることにより、
第２カウンタ７にＶＬレジスタ１に保持されたベクトル
要素数「５」を格納し、また第２フラグ１３をセットす
る（Ｃ６）、なお、第１カウンタ６及び第１フラグ１２
はセットしない。
が短段数ベクトル演算命令Ｂであることを認識すると、
ステップＣ５へ進み、第１及び第２フラグ１２．１３が
共にリセット状態になっていることを条件に最初の短段
数ベクトル演算命令を発行する（ステップＣ６）。そし
てこのとき、第２カウンク７をセントすることにより、
第２カウンタ７にＶＬレジスタ１に保持されたベクトル
要素数「５」を格納し、また第２フラグ１３をセットす
る（Ｃ６）、なお、第１カウンタ６及び第１フラグ１２
はセットしない。
発行された短段数ベクトル演算命令Ｂにより、ヘクトル
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、２段のステージにより所定の演算が遂行
され、それに併せて第２カウンタ７の内容が一定時間毎
に減算されていく。
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、２段のステージにより所定の演算が遂行
され、それに併せて第２カウンタ７の内容が一定時間毎
に減算されていく。
命令発行部１４は、最初の短段数ベクトル演算命令Ｂの
発行を終了すると、命令レジスタ３に格納された次に発
行すべき短段数ベクトル演算命令Ｂのデコード結果に従
い、ステップＣ５で第１及び第２フラグ１２．１３が共
にリセット状態になるのを待つ、そして、第１．第２フ
ラグ１２．１３が共にリセット状態になると、次の短段
数ベクトル演算命令Ｂの発行を行なう（Ｃ６）。この場
合、第１フラグ１２は先行する始段数ヘクトル演算命令
Ｂの発行時にセットされていないために元々リセット状
態であり、第２フラグ１３は、第２カウンタ７にセット
された最初の始段数ヘクトル演算命令Ｂのベクトル要素
数「５」がｒＯＪになった時点、すなわち最初の短段数
ベクトル演算命令Ｂに対応するベクトルレジスタ続出し
中の期間が終了した時点で第２デコーダ９によってリセ
ット状態にされるので、次の短段数ベクトル演算命令Ｂ
は、第３図（ｂｌに示すように、先行する短段数ベクト
ル演算命令Ｂに対応するベクトルレジスタ続出し中期間
（第２フラグ１３がセットされている期間と同じ）経過
後に速やかに発行されることになる。
発行を終了すると、命令レジスタ３に格納された次に発
行すべき短段数ベクトル演算命令Ｂのデコード結果に従
い、ステップＣ５で第１及び第２フラグ１２．１３が共
にリセット状態になるのを待つ、そして、第１．第２フ
ラグ１２．１３が共にリセット状態になると、次の短段
数ベクトル演算命令Ｂの発行を行なう（Ｃ６）。この場
合、第１フラグ１２は先行する始段数ヘクトル演算命令
Ｂの発行時にセットされていないために元々リセット状
態であり、第２フラグ１３は、第２カウンタ７にセット
された最初の始段数ヘクトル演算命令Ｂのベクトル要素
数「５」がｒＯＪになった時点、すなわち最初の短段数
ベクトル演算命令Ｂに対応するベクトルレジスタ続出し
中の期間が終了した時点で第２デコーダ９によってリセ
ット状態にされるので、次の短段数ベクトル演算命令Ｂ
は、第３図（ｂｌに示すように、先行する短段数ベクト
ル演算命令Ｂに対応するベクトルレジスタ続出し中期間
（第２フラグ１３がセットされている期間と同じ）経過
後に速やかに発行されることになる。
・第３図（Ｃ１の場合
第３図（Ｃ１のように、短段数ベクトル演算命令Ｂ。
長段数ベクトル演算命令Ａの順で連続して命令を発行す
る場合、命令発行部１４は、ステップＣ２で次に実行す
べき命令が短段数ベクトル演算命令Ｂであることを認識
すると、ステップＣ５へ進み、第１及び第２フラグ１２
．１３が共にリセット状態になっていることを条件に最
初の短段数ベクトル演算命令Ｂを発行する（ステップＣ
６）。そしてこのとき、第２カウンタ７をセットするこ
とにより、第２カウンタ７にＶＬレジスタｌに保持され
ていた短段数ベクトル演算命令Ｂのベクトル要素数「５
」を格納し、また第２フラグ１３をセントする（Ｃ６）
。
る場合、命令発行部１４は、ステップＣ２で次に実行す
べき命令が短段数ベクトル演算命令Ｂであることを認識
すると、ステップＣ５へ進み、第１及び第２フラグ１２
．１３が共にリセット状態になっていることを条件に最
初の短段数ベクトル演算命令Ｂを発行する（ステップＣ
６）。そしてこのとき、第２カウンタ７をセットするこ
とにより、第２カウンタ７にＶＬレジスタｌに保持され
ていた短段数ベクトル演算命令Ｂのベクトル要素数「５
」を格納し、また第２フラグ１３をセントする（Ｃ６）
。
発行された短段数ベクトル演算命令Ｂにより、ベクトル
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、２段のステージにより所定の演算が遂行
され、それに併せて第２カウンタフの内容も一定時間毎
に減算されていく。
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、２段のステージにより所定の演算が遂行
され、それに併せて第２カウンタフの内容も一定時間毎
に減算されていく。
命令発行部１４は、最初の短段数ベクトル演算命令の発
行を終了すると、命令レジスタ３に格納された次に発行
すべき長段数ベクトル演算命令Ａのデコード結果に従い
、ステップＣ３で第２フラグ１３がリセット状態になる
のを待ち、第２フラグがリセット状態になることにより
、次の長段数ベクトル演算命令への発行を行なう（Ｃ４
）。この場合、第２フラグ１３は、第２カウンタ７にセ
ットされた最初の短段数ベクトル演算命令Ｂのベクトル
要素数「５」が「０」になった時点、即ち最初の短段数
ベクトル演算命令Ｂに対応するベクトルレジスタ続出し
中の期間が終了した時点で第２デコーダ９によってリセ
ット状態にされるので、次の長段数ベクトル演算命令Ａ
は、第３図（Ｃ１に示すように、先行する短段数ベクト
ル演算命令Ｂに対応するベクトルレジスタ続出し中期間
（第２フラグ１３がセットされている期間と同じ）経過
後に速やかに発行されることになる。
行を終了すると、命令レジスタ３に格納された次に発行
すべき長段数ベクトル演算命令Ａのデコード結果に従い
、ステップＣ３で第２フラグ１３がリセット状態になる
のを待ち、第２フラグがリセット状態になることにより
、次の長段数ベクトル演算命令への発行を行なう（Ｃ４
）。この場合、第２フラグ１３は、第２カウンタ７にセ
ットされた最初の短段数ベクトル演算命令Ｂのベクトル
要素数「５」が「０」になった時点、即ち最初の短段数
ベクトル演算命令Ｂに対応するベクトルレジスタ続出し
中の期間が終了した時点で第２デコーダ９によってリセ
ット状態にされるので、次の長段数ベクトル演算命令Ａ
は、第３図（Ｃ１に示すように、先行する短段数ベクト
ル演算命令Ｂに対応するベクトルレジスタ続出し中期間
（第２フラグ１３がセットされている期間と同じ）経過
後に速やかに発行されることになる。
第３図（ｄｌの場合
第３図＋ｄｌのように、長段数ベクトル演算命令Ａ。
短段数ヘクトル演算命令Ｂの順で連続して命令を発行す
る場合、命令発行部１４は、ステップＣ２で次に実行す
べき命令が長段数ベクトル演算命令Ａであることを認識
すると、ステップＣ３へ進み、第２フラグ１３がリセッ
ト状態になっていることを条件に最初の長段数ベクトル
演算命令Ａを発行し、同時に、第１及び第２カウンタ６
．７をセントすることにより、第１カウンタ６に加算器
５の加算結果「８」を、第２カウンク７にＶＬレジスタ
１に保持されたヘクトル要素数「５」をそれぞれ格納し
、また第１及び第２フラグ１２．１３をセントする（Ｃ
４）。
る場合、命令発行部１４は、ステップＣ２で次に実行す
べき命令が長段数ベクトル演算命令Ａであることを認識
すると、ステップＣ３へ進み、第２フラグ１３がリセッ
ト状態になっていることを条件に最初の長段数ベクトル
演算命令Ａを発行し、同時に、第１及び第２カウンタ６
．７をセントすることにより、第１カウンタ６に加算器
５の加算結果「８」を、第２カウンク７にＶＬレジスタ
１に保持されたヘクトル要素数「５」をそれぞれ格納し
、また第１及び第２フラグ１２．１３をセントする（Ｃ
４）。
発行された長段数ベクトル演算命令へにより、ベクトル
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、５段のステージにより所定の演算が遂行
されていき、それに併せて第１カウンタ６、第２カウン
タ７の内容も一定時間毎に減算されていく。
レジスタ群からベクトル演算器へベクトルデータが連続
的に供給され、５段のステージにより所定の演算が遂行
されていき、それに併せて第１カウンタ６、第２カウン
タ７の内容も一定時間毎に減算されていく。
命令発行部１４は、最初の長段数ベクトル演算命令への
発行を終了すると、命令レジスタ３に格納された次に発
行すべき短段数ベクトル演算命令Ｂのデコード結果に従
い、ステップＣ５で第１および第２フラグ１２．１３が
共にリセット状態になるのを待ち、共にリセット状態に
なることにより、次の短段数ベクトル演算命令Ｂの発行
を行なう（Ｃ６）。この場合、第２フラグ１３は最初の
長段数ベクトル演算命令Ａに対応するベクトルレジスタ
続出し期間終了時点でリセット状態になるが、その時点
では第１フラグ１２はリセット状態にならず、更に段数
差「３」に相当する時間経過後に第１デコーダ８によっ
てリセット状態にされる。従って、両フラグ１２．１３
が共にリセット状態になるのは、第３図＋ｄ＋に示すよ
うに最初の長段数ベクトル演算命令Ａに対応するベクト
ルレジスタ書込み中（Ｗ）の期間の終了時刻より短い方
の段数「２」に相当する時間分だけ前の時刻となり、次
の短段数ヘクトル演算命令Ｂは、第３図（ｄｉに示すよ
うに、先行する長段数ベクトル演算命令へに対応するベ
クトルレジスタ書込み中（Ｗ）の期間より段数にして「
２」の時間分だけ早く発行されることになる。
発行を終了すると、命令レジスタ３に格納された次に発
行すべき短段数ベクトル演算命令Ｂのデコード結果に従
い、ステップＣ５で第１および第２フラグ１２．１３が
共にリセット状態になるのを待ち、共にリセット状態に
なることにより、次の短段数ベクトル演算命令Ｂの発行
を行なう（Ｃ６）。この場合、第２フラグ１３は最初の
長段数ベクトル演算命令Ａに対応するベクトルレジスタ
続出し期間終了時点でリセット状態になるが、その時点
では第１フラグ１２はリセット状態にならず、更に段数
差「３」に相当する時間経過後に第１デコーダ８によっ
てリセット状態にされる。従って、両フラグ１２．１３
が共にリセット状態になるのは、第３図＋ｄ＋に示すよ
うに最初の長段数ベクトル演算命令Ａに対応するベクト
ルレジスタ書込み中（Ｗ）の期間の終了時刻より短い方
の段数「２」に相当する時間分だけ前の時刻となり、次
の短段数ヘクトル演算命令Ｂは、第３図（ｄｉに示すよ
うに、先行する長段数ベクトル演算命令へに対応するベ
クトルレジスタ書込み中（Ｗ）の期間より段数にして「
２」の時間分だけ早く発行されることになる。
これに対し、ベクトルレジスタ書込み中フラグを使用す
る従来の方式では、後続の短段数ベクトル演算命令Ｂが
発行されるのは、第３図（ｄｉの破線で示すタイミング
となり、先行する長段数ベクトル演算命令Ａとの間に無
駄な空時間が介在する。
る従来の方式では、後続の短段数ベクトル演算命令Ｂが
発行されるのは、第３図（ｄｉの破線で示すタイミング
となり、先行する長段数ベクトル演算命令Ａとの間に無
駄な空時間が介在する。
以上説明したように、本発明によれば、同一演算器内に
段数の異なる二つの演算機能が含まれるベクトル演算器
に対し、長段数ベクトル演算命令に続いて短段数ベクト
ル演算命令を発行する際、先行する長段数ベクトル演算
命令に対応するベクトル演算器のベクトルレジスタ続出
し中期間が経過し、更に上記二つの演算機能が使用する
段数の差に相当する時間が経過したところで、後続の短
段数ベクトル演算命令の発行を行なうようにしたので、
ベクトル演算器内でデータの重なりを生じない範囲で極
力速やかに後続のベクトル演算命令の発行が可能となり
、ベクトル演算命令の実行間に無駄な空時間がなくなる
ので、ベクトル処理装置の性能を向上することができる
。
段数の異なる二つの演算機能が含まれるベクトル演算器
に対し、長段数ベクトル演算命令に続いて短段数ベクト
ル演算命令を発行する際、先行する長段数ベクトル演算
命令に対応するベクトル演算器のベクトルレジスタ続出
し中期間が経過し、更に上記二つの演算機能が使用する
段数の差に相当する時間が経過したところで、後続の短
段数ベクトル演算命令の発行を行なうようにしたので、
ベクトル演算器内でデータの重なりを生じない範囲で極
力速やかに後続のベクトル演算命令の発行が可能となり
、ベクトル演算命令の実行間に無駄な空時間がなくなる
ので、ベクトル処理装置の性能を向上することができる
。
第１図は本発明の実施例のブロック図、第２図は命令発
行部１４の処理内容を示す流れ図、 第３図は本発明の実施例の動作説明用のタイムチャート
、 第４図は段数の異なる二つの演算機能を有するベクトル
演算器の説明図および、 第５図は従来方式の動作説明用のタイムチャートである
。 図において、 １・・・ＶＬレジスク ８・・・第１デコーダ
２・・・段数差レジスタ ９・・・第２デコーダ
３・・・命令レジスタ １０・・・第１出力信
号４・・・命令デコーダ １１・・・第２出力
信号５・・・加算器 １２・・・第１フ
ラグ６・・・第１カウンタ １３・・・第２フ
ラグ７・・・第２カウンタ １４・・・命令発
行部１５・・・パイプライン段数差データ 特許出願人 日本電気株式会社外１名
行部１４の処理内容を示す流れ図、 第３図は本発明の実施例の動作説明用のタイムチャート
、 第４図は段数の異なる二つの演算機能を有するベクトル
演算器の説明図および、 第５図は従来方式の動作説明用のタイムチャートである
。 図において、 １・・・ＶＬレジスク ８・・・第１デコーダ
２・・・段数差レジスタ ９・・・第２デコーダ
３・・・命令レジスタ １０・・・第１出力信
号４・・・命令デコーダ １１・・・第２出力
信号５・・・加算器 １２・・・第１フ
ラグ６・・・第１カウンタ １３・・・第２フ
ラグ７・・・第２カウンタ １４・・・命令発
行部１５・・・パイプライン段数差データ 特許出願人 日本電気株式会社外１名
Claims (1)
- 【特許請求の範囲】 同一演算器内にパイプライン段数の異なる二つの演算機
能が含まれるベクトル演算器に対し、ベクトル演算命令
の起動をかけるベクトル演算命令発行制御方式において
、 ベクトル演算命令のベクトル要素数と前記二つの演算機
能のパイプライン段数差との加算値に相当する時間の経
過を計測する計測器を設け、パイプライン段数の長い演
算機能を使用するベクトル演算命令を前記ベクトル演算
器に対し発行したとき前記計測器を起動して該ベクトル
演算命令のベクトル要素数と前記段数差との加算値に相
当する時間を計測させておき、前記パイプライン段数の
長い演算機能を使用するベクトル演算命令に続いてパイ
プライン段数の短い演算機能を使用するベクトル演算命
令を発行するときは、前記計測器の計測完了のタイミン
グに従って発行することを特徴とするベクトル演算命令
発行制御方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050755A JP2806524B2 (ja) | 1988-03-04 | 1988-03-04 | ベクトル演算命令発行制御方法 |
| US07/316,962 US5014196A (en) | 1988-03-04 | 1989-02-28 | Vector operation instruction activation controller for vector arithmetic units having arithmetic functions with different numbers of pipeline stages |
| CA000592388A CA1298410C (en) | 1988-03-04 | 1989-03-01 | Vector operation instruction issue control method |
| AU30992/89A AU609261B2 (en) | 1988-03-04 | 1989-03-03 | Vector operation instruction issue control method |
| EP89103777A EP0331193B1 (en) | 1988-03-04 | 1989-03-03 | Vector operation instruction issue control method |
| DE68927195T DE68927195T2 (de) | 1988-03-04 | 1989-03-03 | Befehlsausgabesteuerungsmethode für Vektoroperationen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050755A JP2806524B2 (ja) | 1988-03-04 | 1988-03-04 | ベクトル演算命令発行制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01224871A true JPH01224871A (ja) | 1989-09-07 |
| JP2806524B2 JP2806524B2 (ja) | 1998-09-30 |
Family
ID=12867658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63050755A Expired - Lifetime JP2806524B2 (ja) | 1988-03-04 | 1988-03-04 | ベクトル演算命令発行制御方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5014196A (ja) |
| EP (1) | EP0331193B1 (ja) |
| JP (1) | JP2806524B2 (ja) |
| AU (1) | AU609261B2 (ja) |
| CA (1) | CA1298410C (ja) |
| DE (1) | DE68927195T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060048A (ja) * | 2009-09-10 | 2011-03-24 | Nec Computertechno Ltd | 情報処理装置、情報処理方法及び情報処理プログラム |
| JP2012173755A (ja) * | 2011-02-17 | 2012-09-10 | Nec Computertechno Ltd | 情報処理装置及び情報処理方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226135A (en) * | 1987-09-25 | 1993-07-06 | Hitachi, Ltd. | Method for sorting vector data on the basis of partial vectors and vector processor |
| JP2674809B2 (ja) * | 1988-11-07 | 1997-11-12 | 日本電気株式会社 | 情報処理装置 |
| US5363490A (en) * | 1992-02-03 | 1994-11-08 | Unisys Corporation | Apparatus for and method of conditionally aborting an instruction within a pipelined architecture |
| US5542061A (en) * | 1993-01-21 | 1996-07-30 | Nec Corporaiton | Arrangement of controlling issue timing of a read instruction to a common block in a vector processor |
| US5905881A (en) * | 1995-11-30 | 1999-05-18 | Unisys Corporation | Delayed state writes for an instruction processor |
| EP0798633B1 (en) * | 1996-03-29 | 2005-06-08 | Matsushita Electric Industrial Co., Ltd. | Data processor having a variable number of pipeline stages |
| US5867699A (en) * | 1996-07-25 | 1999-02-02 | Unisys Corporation | Instruction flow control for an instruction processor |
| JPH1063500A (ja) * | 1996-08-23 | 1998-03-06 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
| JP2001092662A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | プロセッサコア及びこれを用いたプロセッサ |
| US11042370B2 (en) * | 2018-04-19 | 2021-06-22 | Intel Corporation | Instruction and logic for systolic dot product with accumulate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189770A (ja) * | 1982-04-28 | 1983-11-05 | Hitachi Ltd | ベクトル処理装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3989374A (en) * | 1975-06-23 | 1976-11-02 | Latka Henry C | Electronic timing device |
| US4128880A (en) * | 1976-06-30 | 1978-12-05 | Cray Research, Inc. | Computer vector register processing |
| JPS5466048A (en) * | 1977-11-07 | 1979-05-28 | Hitachi Ltd | Information processor |
| US4225920A (en) * | 1978-09-11 | 1980-09-30 | Burroughs Corporation | Operator independent template control architecture |
| US4376976A (en) * | 1980-07-31 | 1983-03-15 | Sperry Corporation | Overlapped macro instruction control system |
| JPS58106636A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | パイプライン演算装置 |
| JPS592143A (ja) * | 1982-06-29 | 1984-01-07 | Hitachi Ltd | 情報処理装置 |
| US4967343A (en) * | 1983-05-18 | 1990-10-30 | International Business Machines Corp. | Pipelined parallel vector processor including parallel configured element processors for processing vector elements in parallel fashion |
| US4888682A (en) * | 1983-09-09 | 1989-12-19 | International Business Machines Corp. | Parallel vector processor using multiple dedicated processors and vector registers divided into smaller registers |
| JPS6072069A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | ベクトル演算処理装置 |
| JPH0650512B2 (ja) * | 1984-07-11 | 1994-06-29 | 日本電気株式会社 | デ−タ処理装置 |
| CA1233260A (en) * | 1985-03-13 | 1988-02-23 | Chuck H. Ngai | High performance parallel vector processor having a modified vector register/element processor configuration |
| US4789925A (en) * | 1985-07-31 | 1988-12-06 | Unisys Corporation | Vector data logical usage conflict detection |
| JP2512778B2 (ja) * | 1988-01-13 | 1996-07-03 | 株式会社日立製作所 | 演算処理方法 |
-
1988
- 1988-03-04 JP JP63050755A patent/JP2806524B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-28 US US07/316,962 patent/US5014196A/en not_active Expired - Lifetime
- 1989-03-01 CA CA000592388A patent/CA1298410C/en not_active Expired - Fee Related
- 1989-03-03 AU AU30992/89A patent/AU609261B2/en not_active Ceased
- 1989-03-03 DE DE68927195T patent/DE68927195T2/de not_active Expired - Fee Related
- 1989-03-03 EP EP89103777A patent/EP0331193B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189770A (ja) * | 1982-04-28 | 1983-11-05 | Hitachi Ltd | ベクトル処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060048A (ja) * | 2009-09-10 | 2011-03-24 | Nec Computertechno Ltd | 情報処理装置、情報処理方法及び情報処理プログラム |
| JP2012173755A (ja) * | 2011-02-17 | 2012-09-10 | Nec Computertechno Ltd | 情報処理装置及び情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0331193A2 (en) | 1989-09-06 |
| AU609261B2 (en) | 1991-04-26 |
| US5014196A (en) | 1991-05-07 |
| EP0331193A3 (en) | 1992-04-15 |
| JP2806524B2 (ja) | 1998-09-30 |
| CA1298410C (en) | 1992-03-31 |
| DE68927195T2 (de) | 1997-02-20 |
| AU3099289A (en) | 1989-09-07 |
| DE68927195D1 (de) | 1996-10-24 |
| EP0331193B1 (en) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4883824B2 (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| JPH01224871A (ja) | ベクトル演算命令発行制御方法 | |
| EP0482200B1 (en) | Interrupt processing system | |
| EP0363889B1 (en) | Vector processor using buffer for preparing vector data | |
| JP3338488B2 (ja) | データ処理装置の検証方法及び装置 | |
| JP2544770B2 (ja) | ベクトル演算命令発行制御方式 | |
| JP2716166B2 (ja) | 情報処理装置 | |
| JPH02742B2 (ja) | ||
| JP2908273B2 (ja) | ベクトル処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPS582975A (ja) | ベクトル・デ−タ処理装置の制御方式 | |
| JPH04106652A (ja) | 例外処理システム | |
| JP2600457B2 (ja) | ベクトル計算機 | |
| JPS63186371A (ja) | ベクトル処理装置 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPH04116769A (ja) | ベクトル処理装置 | |
| JPH01226031A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPH01296345A (ja) | 情報処理装置 | |
| JPH0519745B2 (ja) | ||
| JPH03119429A (ja) | データ処理装置の割込制御方式 | |
| JPS6367217B2 (ja) | ||
| JPH02254541A (ja) | 条件分岐命令の制御方式 | |
| JPH02100173A (ja) | ベクトル処理装置 | |
| JPS63174173A (ja) | 情報処理装置 | |
| JPH0419575B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |