JP2012173755A - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP2012173755A JP2012173755A JP2011031785A JP2011031785A JP2012173755A JP 2012173755 A JP2012173755 A JP 2012173755A JP 2011031785 A JP2011031785 A JP 2011031785A JP 2011031785 A JP2011031785 A JP 2011031785A JP 2012173755 A JP2012173755 A JP 2012173755A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- issue
- timing
- resource
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Advance Control (AREA)
Abstract
【解決手段】情報処理装置1は、互いに依存関係にある2以上の命令を発行する命令発行制御部10と、実行パイプライン20と、を備える。命令発行制御部10は、命令デコード部11と、命令が使用するリソースの使用状態を管理するリソース管理部13と、リソースの使用状態に基づきデコード済み命令が使用するリソースが現在から何サイクル後に使用可能になるのかを判断し、デコード済み命令の発行タイミングとして決定し、リソースの使用状態を更新しリソースの割り当てを行う発行タイミング決定&リソース割り当て部12と、発行タイミングの決定及びリソースの割り当てが行われた命令を、その発行タイミングとなるまでの間バッファリングして保持し、その発行タイミングで実行パイプライン20に発行する発行確定命令待機バッファ14と、を備える。
【選択図】図8
Description
図6において、情報処理装置3は、命令発行制御部400と実行パイプライン500を備えている。命令発行制御部400は、フェッチした命令に対してリソースを割り当て、実行パイプラインに対して命令を発行する。実行パイプライン500は、命令発行制御部400から発行された命令を実行する。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施の形態に係る情報処理装置の構成図である。
図1に示すように、情報処理装置1は、命令の発行制御を行う命令発行制御部100と、命令の実行を行う実行パイプライン200と、を備えている。
続いて、図4を参照して、本発明の実施の形態2について説明する。なお、本実施の形態に係る情報処理装置の構成・処理は、基本的には上述した実施の形態1に係る情報処理装置1と同一の構成・処理を有するが、本実施の形態に係る情報処理装置では発行確定待機命令をホールドする仕組みについて更なる特徴を有している。このため、以下では、その相違点を中心に説明し、共通する構成・処理についてはその詳細な説明を省略する。
第1の効果として、各命令について命令発行を確定してから、その命令が使用するリソースを確保できるまでの間、命令をホールドすることで、例えば、ライト・アフタ・リードなどの依存関係にある2つの命令間で、先行命令がリードした直後に後続命令のライトが行われるように後続命令をホールドしておくことができる。このため、無駄な時間の発生を抑制して、性能を向上させることができる。なお、図5に、第1の効果の説明を示している。
100 命令発行制御部、 110 命令デコード部、 111 デコード済み命令、
120 発行タイミング決定&リソース割り当て部、
121 発行確定命令&発行タイミング、 122 リソース更新情報、
130 リソース管理部、 131 ビジー・カウンタ、
132 リソースビジー時間、 140、340 発行確定命令待機バッファ、
141 発行タイミング、 142 発行待機命令、 143 発行タイミング、
144 発行待機命令、 145 発行命令の位置情報、
146、346 発行命令、 200 実行パイプライン、
210 レジスタ・ファイル、 211 リードデータ、 220 読み出し部、
221 リードアドレス、 222 データ、 230 実行部、
231 演算結果、 240 書き込み部、 241 ライトアドレス、
242 ライトデータ、
3 情報処理装置、
400 命令発行制御部、 410 命令デコード部、
411 リソース割り当て部、 412 リソース管理部、 413 状態更新、
414 発行確定&命令発行、 500 実行パイプライン、 501 読み出し部、
502 演算部、 503 書き込み部、 504 レジスタ、
4 情報処理装置、
10 命令発行制御部、 11 命令デコード部、
12 発行タイミング決定&リソース割り当て部、 13 リソース管理部、
14 発行確定命令待機バッファ、 20 実行パイプライン、
Claims (9)
- 互いに依存関係にある2以上の命令を発行する命令発行制御部と、前記命令発行制御部が発行した命令が使用するリソースを含み、当該リソースを使用して前記命令を実行する実行パイプラインと、を備え、
前記命令発行制御部は、
フェッチされて入力される命令をデコードする命令デコード部と、
前記命令が使用する前記リソースの使用状態を管理するリソース管理部と、
前記デコード部でデコードされたデコード済み命令について、前記リソース管理部における前記リソースの使用状態に基づいて、前記デコード済み命令が使用するリソースが現在から何サイクル後に使用可能になるのかを判断し、前記デコード済み命令の発行タイミングとして決定し、当該決定した発行タイミングで前記デコード済み命令が使用する前記リソースを確保するため、前記リソース管理部における前記リソースの使用状態を更新し、前記デコード済み命令に対する前記リソースの割り当てを行う発行タイミング決定&リソース割り当て部と、
前記発行タイミング決定&リソース割り当て部で前記発行タイミングの決定及び前記リソースの割り当てが行われた命令を、当該発行タイミングとなるまでの間バッファリングして保持すると共に、当該発行タイミングとなった場合に、前記実行パイプラインに対して発行する発行確定命令待機バッファと、
を備えることを特徴とする情報処理装置。 - 前記発行確定命令待機バッファは、
前記発行タイミング決定&リソース割り当て部で前記発行タイミングの決定及び前記リソースの割り当てが行われた命令を前記発行タイミングと対応付けて共に保持し、当該保持した発行タイミングの値を毎サイクル減少させてゆき所定の値となった場合に、前記実行パイプラインに対して前記保持した命令を発行する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記発行確定命令待機バッファは、
前記発行タイミング決定&リソース割り当て部で前記発行タイミングの決定及び前記リソースの割り当てが行われた命令を、前記発行タイミングの値に応じた位置に保持し、当該保持した発行命令の位置を毎サイクルシフトさせてゆき所定の位置となった場合に、前記実行パイプラインに対して前記保持した命令を発行する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記リソース管理部は、
前記実行パイプラインが有する複数のリソースのそれぞれの使用状態を管理する複数のビジー・カウンタを備え、
前記発行タイミング決定&リソース割り当て部は、
前記リソース管理部の前記複数のビジー・カウンタのうちで、前記デコード部でデコードされたデコード済み命令が使用するリソースに対応するビジー・カウンタを判別し、当該判別したビジー・カウンタの値のうちで、最も大きな値を前記デコード済み命令の発行タイミングとして決定する
ことを特徴とする請求項1乃至3いずれか1項に記載の情報処理装置。 - 前記命令発行制御部は、
前記実行パイプラインが有するレジスタについてライト・アフタ・リードの依存関係にある2つの命令を発行し、
前記発行タイミング決定&リソース割り当て部は、
先行命令が前記レジスタをリードした直後に後続命令のライトが行われるタイミングを、前記デコード済み命令の発行タイミングとして決定する
ことを特徴とする請求項1乃至4いずれか1項に記載の情報処理装置。 - 前記命令発行制御部は、
前記実行パイプラインが有するレジスタについてライト・アフタ・ライトの依存関係にある2つの命令であって、後続命令の命令発行から前記レジスタへライトするまでの時間が、先行命令がライトするタイミングと比較してより長い命令を発行し、
前記発行タイミング決定&リソース割り当て部は、
前記先行命令がライトした直後に前記後続命令のライトが行われるタイミングを、前記デコード済み命令の発行タイミングとして決定する
ことを特徴とする請求項1乃至4いずれか1項に記載の情報処理装置。 - 互いに依存関係にある2以上の命令を発行する命令発行制御部と、前記命令発行制御部が発行した命令が使用するリソースを含み、当該リソースを使用して前記命令を実行する実行パイプラインと、を備えた情報処理装置における情報処理方法であって、
前記命令が使用する前記リソースの使用状態を管理し、
デコード済み命令について、前記リソースの使用状態に基づいて、前記デコード済み命令が使用するリソースが現在から何サイクル後に使用可能になるのかを判断し、前記デコード済み命令の発行タイミングとして決定し、当該決定した発行タイミングで前記デコード済み命令が使用する前記リソースを確保するため、前記リソースの使用状態を更新し、前記デコード済み命令に対する前記リソースの割り当てを行い、
前記発行タイミングの決定及び前記リソースの割り当てが行われた命令を、当該発行タイミングとなるまでの間バッファリングして保持すると共に、当該発行タイミングとなった場合に、前記実行パイプラインに対して発行する
ことを特徴とする情報処理方法。 - 前記命令発行制御部は、
前記実行パイプラインが有するレジスタについてライト・アフタ・リードの依存関係にある2つの命令を発行し、
先行命令が前記レジスタをリードした直後に後続命令のライトが行われるタイミングを、前記デコード済み命令の発行タイミングとして決定する
ことを特徴とする請求項7に記載の情報処理方法。 - 前記命令発行制御部は、
前記実行パイプラインが有するレジスタについてライト・アフタ・ライトの依存関係にある2つの命令であって、後続命令の命令発行から前記レジスタへライトするまでの時間が、先行命令がライトするタイミングと比較してより長い命令を発行し、
前記先行命令がライトした直後に前記後続命令のライトが行われるタイミングを、前記デコード済み命令の発行タイミングとして決定する
ことを特徴とする請求項7に記載の情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031785A JP2012173755A (ja) | 2011-02-17 | 2011-02-17 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031785A JP2012173755A (ja) | 2011-02-17 | 2011-02-17 | 情報処理装置及び情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012173755A true JP2012173755A (ja) | 2012-09-10 |
Family
ID=46976644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011031785A Pending JP2012173755A (ja) | 2011-02-17 | 2011-02-17 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012173755A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2843543A2 (en) | 2013-08-14 | 2015-03-04 | Fujitsu Limited | Arithmetic processing device and control method of arithmetic processing device |
US10996954B2 (en) | 2018-10-10 | 2021-05-04 | Fujitsu Limited | Calculation processing apparatus and method for controlling calculation processing apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63174173A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 情報処理装置 |
JPH01224871A (ja) * | 1988-03-04 | 1989-09-07 | Nec Corp | ベクトル演算命令発行制御方法 |
JPH08305567A (ja) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | 演算命令の並列処理方法および並列処理装置 |
JP2002522841A (ja) * | 1998-08-11 | 2002-07-23 | インテル・コーポレーション | 異なる待ち時間を伴う命令のスケジューリング |
US20070043930A1 (en) * | 2005-08-16 | 2007-02-22 | Hill Stephen J | Performance of a data processing apparatus |
JP2011060048A (ja) * | 2009-09-10 | 2011-03-24 | Nec Computertechno Ltd | 情報処理装置、情報処理方法及び情報処理プログラム |
-
2011
- 2011-02-17 JP JP2011031785A patent/JP2012173755A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63174173A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 情報処理装置 |
JPH01224871A (ja) * | 1988-03-04 | 1989-09-07 | Nec Corp | ベクトル演算命令発行制御方法 |
JPH08305567A (ja) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | 演算命令の並列処理方法および並列処理装置 |
JP2002522841A (ja) * | 1998-08-11 | 2002-07-23 | インテル・コーポレーション | 異なる待ち時間を伴う命令のスケジューリング |
US20070043930A1 (en) * | 2005-08-16 | 2007-02-22 | Hill Stephen J | Performance of a data processing apparatus |
JP2011060048A (ja) * | 2009-09-10 | 2011-03-24 | Nec Computertechno Ltd | 情報処理装置、情報処理方法及び情報処理プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2843543A2 (en) | 2013-08-14 | 2015-03-04 | Fujitsu Limited | Arithmetic processing device and control method of arithmetic processing device |
US10996954B2 (en) | 2018-10-10 | 2021-05-04 | Fujitsu Limited | Calculation processing apparatus and method for controlling calculation processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610593B2 (ja) | デュアルスレッドプロセッサ | |
JP5548037B2 (ja) | 命令発行制御装置及び方法 | |
JP5803972B2 (ja) | マルチコアプロセッサ | |
JP5173713B2 (ja) | マルチスレッドプロセッサ及びそのハードウェアスレッドのスケジュール方法 | |
US20140215189A1 (en) | Data processing apparatus and method for controlling use of an issue queue | |
JP2007188398A (ja) | マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。 | |
JP2008123045A (ja) | プロセッサ | |
JP2011059777A (ja) | タスクスケジューリング方法及びマルチコアシステム | |
WO2024041625A1 (zh) | 多线程处理器的指令分发方法、装置和存储介质 | |
JP2012173755A (ja) | 情報処理装置及び情報処理方法 | |
US11256543B2 (en) | Processor and instruction scheduling method | |
US11481250B2 (en) | Cooperative workgroup scheduling and context prefetching based on predicted modification of signal values | |
JP2010152733A (ja) | マルチコアシステム | |
JP2020091751A (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2009252133A (ja) | ベクトル処理装置及びベクトル処理方法 | |
JPWO2008155840A1 (ja) | 命令制御装置及び命令制御方法 | |
JP5871298B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
WO2018138975A1 (ja) | 演算処理装置および情報処理システム | |
JP7102840B2 (ja) | プロセッサコア、命令制御方法、プログラム | |
JP6381019B2 (ja) | 情報処理装置及び制御方法 | |
CN104025032B (zh) | 处理作业至辅助处理器的直接环3提交 | |
JP5788920B2 (ja) | ベクトル処理装置およびベクトル処理方法 | |
JP2005025693A (ja) | ベクトル処理装置およびベクトルロード方法 | |
JPH07244588A (ja) | データ処理装置 | |
JP7151439B2 (ja) | 演算処理装置および演算処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150217 |