JPS63174173A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63174173A JPS63174173A JP580087A JP580087A JPS63174173A JP S63174173 A JPS63174173 A JP S63174173A JP 580087 A JP580087 A JP 580087A JP 580087 A JP580087 A JP 580087A JP S63174173 A JPS63174173 A JP S63174173A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- register
- detected
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000010365 information processing Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は任意のタイミングを書込み／読出しが可能な複
数個のベクトルレジスタを有する情報処理装置における
ベクトル演算の制御に関し、特に命令で演算開始要素を
指定する命令の演算起動制御に関する。
数個のベクトルレジスタを有する情報処理装置における
ベクトル演算の制御に関し、特に命令で演算開始要素を
指定する命令の演算起動制御に関する。
（従来の技術）
読出し／書込みが任意のタイミングで実行できるベクト
ルレジスタを複数個備えた情報処理装置において、命令
によりて指定された演算開始要素から、屓次、ベクトル
長レジスタにより指定される要素数だけ演算を行うもの
Ｅする。
ルレジスタを複数個備えた情報処理装置において、命令
によりて指定された演算開始要素から、屓次、ベクトル
長レジスタにより指定される要素数だけ演算を行うもの
Ｅする。
先行する命令のソースレジスタ（被演算デー夕格納レジ
スタ）と、後続する命令のディスティネーションレジス
タ（演算結果格納レジスタ）とが一致しているケースを
第４図（ａ）〜（Ｃ）に示す。
スタ）と、後続する命令のディスティネーションレジス
タ（演算結果格納レジスタ）とが一致しているケースを
第４図（ａ）〜（Ｃ）に示す。
後続命令の書込みを示す）−〜→とが重なるケーＶぷ。
出しが書込みを先行するケースである。
第４図（→に示すように先行命令により演算に必要なデ
ータが読出される領域と、後続命令により演算結果を書
込む儲域とが重なるならば、後続命令を先行命令と並行
して処理すると、先行命令により演算に必要なデータを
読出す前に後続命令により該領域に演算結果を書込み、
演算の順序が逆転する。従って、従来、この種の情報処
理装置では前述したような先行命令のソースレジスタと
後続する命令のディスティネーションレジスタとが一致
するケースでは、先行命令の実行が完了するのを待りて
から後続命令の起動をかけるように制御していた。
ータが読出される領域と、後続命令により演算結果を書
込む儲域とが重なるならば、後続命令を先行命令と並行
して処理すると、先行命令により演算に必要なデータを
読出す前に後続命令により該領域に演算結果を書込み、
演算の順序が逆転する。従って、従来、この種の情報処
理装置では前述したような先行命令のソースレジスタと
後続する命令のディスティネーションレジスタとが一致
するケースでは、先行命令の実行が完了するのを待りて
から後続命令の起動をかけるように制御していた。
第４図（ｂ）に示すように先行命令がデータを読出す領
域と後続命令が演算結果を書込む領域が重ならないケー
ス、あるいは第４図（Ｃ）に示すように先行命令がデー
タを読出す領域と後続命令が演算結果を書込む領域とが
重なるケースでも先行命令によるデータの読出しが後続
命令による演算結果の誓込みを先行しているケースでは
、命令間の影響がないため、両命令を並行して実行でき
る。
域と後続命令が演算結果を書込む領域が重ならないケー
ス、あるいは第４図（Ｃ）に示すように先行命令がデー
タを読出す領域と後続命令が演算結果を書込む領域とが
重なるケースでも先行命令によるデータの読出しが後続
命令による演算結果の誓込みを先行しているケースでは
、命令間の影響がないため、両命令を並行して実行でき
る。
（発明が解決しようとする問題点）
従来の情報処理装置では上述したように、先行命令のソ
ースレジスタと後続命令のディスティネーションレジス
タとが一致するケースでは、命令実行の順序性を保証す
るため、すべて先行命令が完全に終了するのを待って対
応する後続命令を開始するように制御している。
ースレジスタと後続命令のディスティネーションレジス
タとが一致するケースでは、命令実行の順序性を保証す
るため、すべて先行命令が完全に終了するのを待って対
応する後続命令を開始するように制御している。
上述したように従来の情報処理装置では、上述したよ５
なケースでも先行命令の実行が完全に終了するのを待合
せるため、ベクトル処理の性能の向上を妨げる一要因と
なっていると云う欠点がある。
なケースでも先行命令の実行が完全に終了するのを待合
せるため、ベクトル処理の性能の向上を妨げる一要因と
なっていると云う欠点がある。
本発明の目的は、先行命令が演算のためにデータを読出
すベクトルレジスタと、後続命令が演算結果を書込むレ
ジスタとが同じ場合、先行命令が演算のためのデータを
読出すベクトルレジスタ上の値域と、後続命令が演算結
果を書込むベクトルレジスタ上の演算結果格納開始要素
とが重ならないことを検出し、重ならないケースでは後
続の命令を直ちに起動できるようにすることにより上記
欠点を除去し、ベクトル処理性能を向上できるように構
成した情報処理装置を提供することにある。
すベクトルレジスタと、後続命令が演算結果を書込むレ
ジスタとが同じ場合、先行命令が演算のためのデータを
読出すベクトルレジスタ上の値域と、後続命令が演算結
果を書込むベクトルレジスタ上の演算結果格納開始要素
とが重ならないことを検出し、重ならないケースでは後
続の命令を直ちに起動できるようにすることにより上記
欠点を除去し、ベクトル処理性能を向上できるように構
成した情報処理装置を提供することにある。
（問題点を解決するための手段）
本発明による情報処理装置は複数のベクトルレジスタと
、複数のベクトル演算器と、データ転送バスと、命令起
動制御部とを具備して構成したものである。
、複数のベクトル演算器と、データ転送バスと、命令起
動制御部とを具備して構成したものである。
複数のベクトルレジスタは、任意のタイミングで読出し
／書込みが可能なものである。
／書込みが可能なものである。
複数のベクトル演算器は、複数のベクトルレジスタから
のデータを受けて演算し、演算結果を命令で指定したベ
クトルレジスタに順次書込むためのものである。
のデータを受けて演算し、演算結果を命令で指定したベ
クトルレジスタに順次書込むためのものである。
データ転送パスは、複数のベクトルレジスタと複数のベ
クトル演算器とを接続するためのものである。
クトル演算器とを接続するためのものである。
命令起動制御部は、命令で指定したベクトルレジスタの
任意のベクトル要素から演算を開始させるためのもので
ありて、先行命令が演算のためにデータを読出すベクト
ルレジスタと後続命令が演算結果を書込むレジスタとが
同じ場合には、先行命令が演算のためのデータを読出す
ベクトルレジスタ上の領域と後続命令が演算結果を書込
むベクトルレジスタ上の演算結果格納開始要素とが重な
らないことを検出するための検出手段、および上記検出
手段によ゛り上記型なりが検出されない場合には後続命
令による演算を直ちに開始させるための条件の組合せ手
段を備えたものである。
任意のベクトル要素から演算を開始させるためのもので
ありて、先行命令が演算のためにデータを読出すベクト
ルレジスタと後続命令が演算結果を書込むレジスタとが
同じ場合には、先行命令が演算のためのデータを読出す
ベクトルレジスタ上の領域と後続命令が演算結果を書込
むベクトルレジスタ上の演算結果格納開始要素とが重な
らないことを検出するための検出手段、および上記検出
手段によ゛り上記型なりが検出されない場合には後続命
令による演算を直ちに開始させるための条件の組合せ手
段を備えたものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第１図において、１１〜１４はそれ
ぞれベクトルレジスタ、２１〜２３はそれぞれ演算器、
３は命令起動制御部である。
ブロック図である。第１図において、１１〜１４はそれ
ぞれベクトルレジスタ、２１〜２３はそれぞれ演算器、
３は命令起動制御部である。
第２図は、第１図における命令起動制御部の一実施例を
示すブロック図である。第２図において、１は先行命令
演算データ読出し開始要素番号ｎ、を格納するためのレ
ジスタ、２は先行命令ベクトル長ｖ４．を格納するため
のレジスタ、３は後続命令演算結果格納開始要素番号ｎ
、を格納するためのレジスタ、４はｍａｘ、ＶＬ’を法
とする和（”ｔ＋ｖ４１）を求めるための加算器、５は
加算器４のオーバフロ＝ ｎｔ ＋ ＶＪ’ｍ＞ｍａｘ
、 ＶＬを検出するための検出回路、６はｎ。
示すブロック図である。第２図において、１は先行命令
演算データ読出し開始要素番号ｎ、を格納するためのレ
ジスタ、２は先行命令ベクトル長ｖ４．を格納するため
のレジスタ、３は後続命令演算結果格納開始要素番号ｎ
、を格納するためのレジスタ、４はｍａｘ、ＶＬ’を法
とする和（”ｔ＋ｖ４１）を求めるための加算器、５は
加算器４のオーバフロ＝ ｎｔ ＋ ＶＪ’ｍ＞ｍａｘ
、 ＶＬを検出するための検出回路、６はｎ。
＜”ｒを検出するための比較器、７はｎｔ＞ｒｌｘを検
出するための比較器、８は”ｔ ＜ ｎｌ −）−ｖノ
□を検出するための比較器、９は組合せ回路である。
出するための比較器、８は”ｔ ＜ ｎｌ −）−ｖノ
□を検出するための比較器、９は組合せ回路である。
ここで、ｎ、＋ｖＡ、は先行命令のデータ読出し領域を
表わす。また、組合せ回路９では検出回路５と比較器６
〜８とからそれぞれ信号ｎ。
表わす。また、組合せ回路９では検出回路５と比較器６
〜８とからそれぞれ信号ｎ。
＋ｖＪ３． ）ｍａＸ、ｖＬ 、 ｎｌ） ｎ、 、
ｎｌ（ｎ、 、 ｎ。
ｎｌ（ｎ、 、 ｎ。
＜ｎ、−）−ｖぷ、を受け、第３図（ａ） 、 （ｂ）
に示す後続命令起動禁止条件を検出して、否定信号を後
続命令起動可能信号として出力する。
に示す後続命令起動禁止条件を検出して、否定信号を後
続命令起動可能信号として出力する。
第３図（ａ）はｎｔ＞Ｑｓのときにｎ ２ （ｎ １
＋ ｖＡＨまたはｎ 、 −）−ｖｉ、 ） ｍａｘ、
ＶＬ テあることを示し、第３図（ｂ）はｎｔ＜ｎｔ
のときＫｎ、＋ｌ。
＋ ｖＡＨまたはｎ 、 −）−ｖｉ、 ） ｍａｘ、
ＶＬ テあることを示し、第３図（ｂ）はｎｔ＜ｎｔ
のときＫｎ、＋ｌ。
）ｍａｘ、ＶＬであって、且つ、”！ ＜ Ｃｎｔ＋ｖ
−Ａ 〕ｍｏｄ ｍａｘ 、 ＶＬであることを示す説
明図である。
−Ａ 〕ｍｏｄ ｍａｘ 、 ＶＬであることを示す説
明図である。
これらは、それぞれへ〉ｎ、のときの後続命令起動禁止
条件、およびｎ、（ｎ、のときの後続命令起動禁止条件
を示すものである。
条件、およびｎ、（ｎ、のときの後続命令起動禁止条件
を示すものである。
以下、第１図〜第３図を参照して本発明の詳細な説明す
る。
る。
演算データ読出し開始要素番号”１、ベクトル長ｖＪ１
のベクトル命令が先行命令として実行され、読出し開始
要素番号ｎ１およびベクトル長ｖ４．がそれぞれレジス
タ１．２に格納される。
のベクトル命令が先行命令として実行され、読出し開始
要素番号ｎ１およびベクトル長ｖ４．がそれぞれレジス
タ１．２に格納される。
続いて、後続命令として演算結果格納開始要素番号ｎ、
の命令を実行に移すに先立ち、実行結果格納開始要素番
号ｎ！をレジスタ３にセットし、命令実行起動が可能で
あるか否かをチェックする。すなわち、比較器６，７で
”１ ｅ ”＊の大小関係を検出し、比較器８でｎ ｔ
、＜ ｎ 、 −）−１゜ヲ検１ｆｌ Ｌ、検出ＤＯｕ
５ テｎ、 ＋ ｖ４． ） ｍａｘ、 ＶＬを検出
する。よって、組合せ回路９において、ｎ 、 ） ｎ
１のときにｎ 、 （ｎ 、 ＋ｖ病またはｎ、＋ｖ
Ｊ、 ） ｍａｘ 、 ＶＬであることを検出し、ｎ、
（ｎｌのときにｎ、’（（ｎ、 ＋Ｖｉ、 〕ｍｏｄ
ｍａｘ 、ＶＬであって、且つ、ｎｓ ＋ ’１−ｅｓ
＞ ” ａ Ｘ −ｖＬを検出する。すなわち、上記
条件が成立するときに後続命令実行起動禁止条件を出力
し、上記条件が成立しないときに実行起動可能信号を出
力する。
の命令を実行に移すに先立ち、実行結果格納開始要素番
号ｎ！をレジスタ３にセットし、命令実行起動が可能で
あるか否かをチェックする。すなわち、比較器６，７で
”１ ｅ ”＊の大小関係を検出し、比較器８でｎ ｔ
、＜ ｎ 、 −）−１゜ヲ検１ｆｌ Ｌ、検出ＤＯｕ
５ テｎ、 ＋ ｖ４． ） ｍａｘ、 ＶＬを検出
する。よって、組合せ回路９において、ｎ 、 ） ｎ
１のときにｎ 、 （ｎ 、 ＋ｖ病またはｎ、＋ｖ
Ｊ、 ） ｍａｘ 、 ＶＬであることを検出し、ｎ、
（ｎｌのときにｎ、’（（ｎ、 ＋Ｖｉ、 〕ｍｏｄ
ｍａｘ 、ＶＬであって、且つ、ｎｓ ＋ ’１−ｅｓ
＞ ” ａ Ｘ −ｖＬを検出する。すなわち、上記
条件が成立するときに後続命令実行起動禁止条件を出力
し、上記条件が成立しないときに実行起動可能信号を出
力する。
（発明の効果）
以上説明したように本発明は、先行命令が演算のために
データを読出すベクトルレジスタと、後続命令が演算結
果を書込むレジスタとが同じ場合、先行命令が演算のた
めのデータを読出すベクトルレジスタ上の領域と、後続
命令が演算結果を書込むベクトルレジスタ上の演算結果
格納開始要素とが重ならないことを検出し、重ならない
ケースでは後続命令を直ちに起動できるようＫすること
により、ベクトル命令起動時の無駄な待合せを減少させ
、効率のよいベクトル処理を実現できると、云う効果が
ある。
データを読出すベクトルレジスタと、後続命令が演算結
果を書込むレジスタとが同じ場合、先行命令が演算のた
めのデータを読出すベクトルレジスタ上の領域と、後続
命令が演算結果を書込むベクトルレジスタ上の演算結果
格納開始要素とが重ならないことを検出し、重ならない
ケースでは後続命令を直ちに起動できるようＫすること
により、ベクトル命令起動時の無駄な待合せを減少させ
、効率のよいベクトル処理を実現できると、云う効果が
ある。
第１因は、本発明による情報処理装置の一実施例を示す
ブロック図である。 第２図は、第１図における命令起動制御部の一実施例を
示すブロック図である。 第３図は、第１図における組合せ回路の動作を示す説明
図である。 第４図は、従来技術を説明するためのベクトルレジスタ
における命令間の関係を示す説明図である。 １１〜１４，１〜３・・・レジスタ ２１〜２３・・・演算器 ３・・・命令実行起動制御部 ４・・・加算器 ５・・・検出回路６〜８・
・・比較器 ９・・・組合せ回路特許出願人
日本電気株式会社 代理人 弁理士 井ノ ロ 壽 才３図 才４図
ブロック図である。 第２図は、第１図における命令起動制御部の一実施例を
示すブロック図である。 第３図は、第１図における組合せ回路の動作を示す説明
図である。 第４図は、従来技術を説明するためのベクトルレジスタ
における命令間の関係を示す説明図である。 １１〜１４，１〜３・・・レジスタ ２１〜２３・・・演算器 ３・・・命令実行起動制御部 ４・・・加算器 ５・・・検出回路６〜８・
・・比較器 ９・・・組合せ回路特許出願人
日本電気株式会社 代理人 弁理士 井ノ ロ 壽 才３図 才４図
Claims (1)
- 任意のタイミングで読出し／書込みが可能な複数のベク
トルレジスタと、前記複数のベクトルレジスタからのデ
ータを受けて演算し、演算結果を命令で指定した前記ベ
クトルレジスタに順次書込むための複数のベクトル演算
器と、前記複数のベクトルレジスタと前記複数のベクト
ル演算器とを接続するためのデータ転送パスと、前記命
令で指定したベクトルレジスタの任意のベクトル要素か
ら演算を開始させるためのものであって、先行命令が演
算のためにデータを読出すベクトルレジスタと後続命令
が演算結果を書込むレジスタとが同じ場合には前記先行
命令が演算のためのデータを読出すベクトルレジスタ上
の領域と前記後続命令が演算結果を書込むベクトルレジ
スタ上の演算結果格納開始要素とが重ならないことを検
出するための検出手段、および前記検出手段により前記
重なりが検出されない場合には前記後続命令による演算
を直ちに開始させるための条件の組合せ手段を備えた命
令起動制御部とを具備して構成したことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP580087A JPS63174173A (ja) | 1987-01-13 | 1987-01-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP580087A JPS63174173A (ja) | 1987-01-13 | 1987-01-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63174173A true JPS63174173A (ja) | 1988-07-18 |
Family
ID=11621155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP580087A Pending JPS63174173A (ja) | 1987-01-13 | 1987-01-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173755A (ja) * | 2011-02-17 | 2012-09-10 | Nec Computertechno Ltd | 情報処理装置及び情報処理方法 |
-
1987
- 1987-01-13 JP JP580087A patent/JPS63174173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173755A (ja) * | 2011-02-17 | 2012-09-10 | Nec Computertechno Ltd | 情報処理装置及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01224871A (ja) | ベクトル演算命令発行制御方法 | |
| JP3435278B2 (ja) | データ処理装置 | |
| JPS63174173A (ja) | 情報処理装置 | |
| JPH02742B2 (ja) | ||
| JPS6226730B2 (ja) | ||
| JP2544770B2 (ja) | ベクトル演算命令発行制御方式 | |
| JP2693930B2 (ja) | ベクトル処理装置 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JP2000305782A (ja) | 演算装置 | |
| JP3068406B2 (ja) | ベクトル演算装置 | |
| JPH05225122A (ja) | Ｄｍａにおけるバースト転送方式 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| KR100217384B1 (ko) | 인터럽트 제어장치와 그 제어방법 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JPS59119449A (ja) | くり返し命令処理装置 | |
| JP3590289B2 (ja) | イベント検出回路 | |
| JPH04195225A (ja) | 情報処理装置 | |
| JPS6359664A (ja) | 情報処理装置 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPS62206632A (ja) | 主記憶装置制御方式 | |
| JPH02232727A (ja) | 情報処理装置 | |
| JPH02112054A (ja) | データ処理装置 |