JP3068406B2 - ベクトル演算装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベクトル演算装置に関
し、特に、コンピュータなどの情報処理装置でベクトル
演算命令を連続して高速に実行するベクトル演算装置に
関する。

【０００２】

【従来の技術】図４は従来のベクトル演算装置の一例を
示すブロック図である。図４に示したように、従来のベ
クトル演算装置は、加算演算器２１に入力するためのベ
クトルデータを保持するＲＡＭまたはレジスタファイル
またはレジスタ群で構成されるベクトルレジスタ１，２
と、乗算演算器２２に入力するためのベクトルデータを
保持する同様のベクトルレジスタ３，４とを有してい
る。

【０００３】そして、ベクトルレジスタ１は、ベクトル
データを一時保持して書込むときに使用されるライトデ
ータレジスタ５と、そのベクトルデータを書込むアドレ
スを一時保持するライトアドレスレジスタ９とを伴い、
ベクトルレジスタ２は、同様にベクトルデータを一時保
持して書込むときに使用されるライトデータレジスタ６
と、そのベクトルデータを書込むアドレスを保持するラ
イトアドレスレジスタ１０とを伴い、同じくベクトルレ
ジスタ３，４は、それぞれのベクトルデータを一時保持
して書込むときに使用されるライトデータレジスタ７，
８と、それらのベクトルデータを書込むアドレスを保持
するライトアドレスレジスタ１１，１２とを伴ってい
る。

【０００４】また、ベクトルレジスタ１は、ベクトルデ
ータを読出すときのアドレスを一時保持するリードアド
レスレジスタ１３と、読出されたベクトルデータを一時
格納するリードデータレジスタ１７ｋとを伴い、次のベ
クトルレジスタ２は、同様にベクトルデータを読出すと
きのアドレスを一時保持するリードアドレスレジスタ１
４と、読出されたベクトルデータを一時格納するリード
データレジスタ１８ｋとを伴い、同じくベクトルレジス
タ３，４は、各ベクトルデータを読出すときのアドレス
を一時保持するリードアドレスレジスタ１５，１６と、
読出されたそれぞれのベクトルデータを一時格納するリ
ードデータレジスタ１９ｋ，２０ｋとを伴っている。

【０００５】一方、加算演算器２１は、リードデータレ
ジスタ１７ｋ，１８ｋからベクトルデータを受取って演
算して、演算結果を出力レジスタ２３に一時格納してい
る。また、乗算演算器２２は、リードデータレジスタ１
９ｋ，２０ｋからのベクトルデータを受取って演算し、
演算結果を出力レジスタ２４に一時格納している。

【０００６】一方、パス１００ｋは、出力レジスタ２３
からの出力をライトデータレジスタ５，６，７，８に送
っており、パス１０１ｋは、出力レジスタ２４からの出
力をライトデータレジスタ５，６，７，８に送ってい
る。

【０００７】他方、命令実行管理部２５ｋは、実行する
命令を格納する命令レジスタ２６ｋと、ライトデータレ
ジスタ５，６，７，８およびリードデータレジスタ１７
ｋ，１８ｋ，１９ｋ，２０ｋ並びに加算演算器２１，乗
算演算器２２などの使用状態を示して先行命令で処理し
たベクトルデータを後続命令で破壊しないために後続の
命令に必要なベクトルデータが使用できる時間まで命令
の発行を抑止する命令発行抑止フラグ群２７ｋと、命令
レジスタ２６ｋ内に格納された命令および命令発行抑止
フラグ群２７ｋを見て、命令レジスタ２６ｋ内に格納さ
れた命令が発行できるか否かを判断するとともに、命令
発行抑止フラグ群２７ｋを制御する命令発行チェック回
路２８ｋと、命令レジスタ２６ｋ内に格納された命令が
使用するリソースの命令発行抑止フラグをセットするフ
ラグセット回路２９ｋとを有している。

【０００８】そこで、例えば、下記の順で命令が実行さ
れたとすると、 ＶＬＤ Ｂ ＶＬＤ Ｃ ＶＡＤＤ Ａ ＝ Ｂ ＋ Ｃ 処理サイクル数
＝８Ｔ ＶＭＰＹ Ｅ ＝ Ａ ＊ Ｄ 処理サイクル数
＝８Ｔ ＶＳＴ Ｅ 先ず最初にベクトルロード命令ＶＬＤによりベクトルレ
ジスタ１，２のそれぞれに１連の連続する要素数ＶＬ分
のオペランドであるベクトルデータＢ，Ｃを書込んでい
る。

【０００９】そして、命令レジスタ２６ｋに格納された
後続の命令の加算命令ＶＡＤＤと、先行命令によってセ
ットされた各リソースの使用状態を示して命令の発行を
抑止する命令発行抑止フラグ群２７ｋとを見ることによ
り、加算命令ＶＡＤＤが発行できるのか否かを命令発行
チェック回路２８ｋでチェックし、発行できるならばベ
クトルレジスタ１，２のリードアドレスレジスタ１３，
１４の中にアドレスのセットを行う指示を命令発行チェ
ック回路２８ｋから出力し、ベクトルレジスタ１，２に
ロードされたベクトルデータＢ，Ｃは、リードデータレ
ジスタ１７ｋ，１８ｋにそれぞれ読出されている。ま
た、この加算演算命令ＶＡＤＤで使用するリソースに対
応する命令発行抑止フラグ群２７ｋは、フラグセット回
路２９ｋによりセットされている。

【００１０】次に、リードデータレジスタ１７ｋ，１８
ｋに読出されたベクトルデータＢ，Ｃは、加算演算器２
１により演算され、加算演算結果Ａが命令発行チェック
回路２８ｋの指示により、出力レジスタ２３を通じてラ
イトデータレジスタ７に一時格納されて、乗算演算器２
２に接続されているベクトルレジスタ３に書込まれてい
る。

【００１１】また、後続命令の乗算命令ＶＭＰＹが命令
レジスタ２６ｋにセットされると、命令発行チェック回
路２８ｋがリソースの使用状態を示す命令発行抑止フラ
グ群２７ｋを絶えずチェックし、命令レジスタ２６ｋに
格納されているベクトル命令の乗算命令ＶＭＰＹが使用
するリソースの使用状態を示す命令発行抑止フラグ群２
７ｋの後続命令の発行抑止フラグがすべてリセットされ
たところで、後続命令の乗算命令ＶＭＰＹが実行されて
いる。

【００１２】上記の動作で、先行命令のベクトルレジス
タ１，２に格納されているベクトルデータが加算演算器
２１による演算で出力され、出力レジスタ２３に格納さ
れた演算結果を命令実行管理部２５で後続命令が発行可
能の場合には、パス１００を使用してライトデータレジ
スタ７に送っている。

【００１３】図５は従来のベクトル演算装置における先
行命令に続く後続命令の動作の一例を示すタイムチャー
トである。各命令は、命令発行後にリードアドレスレジ
スタサイクル，リードデータレジスタサイクル，４サイ
クルの演算サイクル，演算器出力レジスタサイクル，ラ
イトデータレジスタサイクルの８個の処理サイクルを行
うので、図５に示すように、先行命令に続く後続命令
は、後続命令の発行抑止フラグが消えてから８個の処理
サイクル（処理サイクル数＝８Ｔ）後に実行されてい
る。

【００１４】これは、次から次へとデータを処理するベ
クトル演算で可能な後続命令発行の最も速いケースであ
って、ベクトルレジスタに先行命令により処理された最
初のベクトルデータが書込まれてから、直ちに、後続命
令により読出されて演算されている。

【００１５】このような従来のベクトル演算装置の一例
としては、特開昭６２−６５１６９“ベクトル処理装
置”がある。

【００１６】

【発明が解決しようとする課題】上述した従来のベクト
ル演算装置は、先ず最初に、ロード命令によりベクトル
データをベクトルレジスタに書込み、次の後続命令によ
りベクトルレジスタからリードデータレジスタにベクト
ルデータを１要素ずつ読出し、演算器により演算して指
定されたベクトルレジスタに書込んでいる。また、次の
命令が、先行命令で演算されたデータを使用する命令の
ときに、次の命令を発行しても良い状態になれば、その
先行命令で処理されたベクトルデータの最初の演算結果
がベクトルレジスタに書込まれたタイミングで、後続命
令が発行され、書込まれたベクトルデータが、直ちに、
ベクトルレジスタから読出されて演算されている。

【００１７】しかし、従来のベクトル演算装置は、先行
命令で処理されたベクトルデータを後続命令で使用する
場合には、ベクトルレジスタに書込まれなくても、後続
命令で使用する演算器に直接取込ませても良いタイミン
グがあり、このタイミングが解ればベクトルレジスタに
先行のベクトルデータが書込まれるまで待たなくてもよ
いことになると考えられる。

【００１８】

【課題を解決するための手段】第１の発明のベクトル演
算装置は、ベクトルデータを保持する複数のベクトルレ
ジスタと、前記ベクトルレジスタからの複数のベクトル
データに対する演算を実行する幾つかのベクトル演算器
と、前記ベクトルレジスタおよび前記ベクトル演算器を
使用した演算の実行状態を管理して続く命令の実行を指
示する命令実行管理部とを有するベクトル演算装置にお
いて、 （Ａ）前記ベクトル演算器に入力される第１の入力デー
タとして、前記ベクトル演算器の第１の入力に対応させ
た第１のベクトルレジスタの読出しデータと前記第１の
ベクトルレジスタへの書込みデータとの何れを使用する
かを前記命令実行管理部からの信号により選択する第１
の選択回路と、 （Ｂ）前記ベクトル演算器に入力される第２の入力デー
タとして、前記ベクトル演算器の第２の入力に対応させ
た第２のベクトルレジスタの読出しデータと前記第２の
ベクトルレジスタへの書込みデータとの何れを使用する
かを前記命令実行管理部からの信号により選択する第２
の選択回路と、 （Ｃ）前記命令実行管理部にあって実行しようとする命
令が連続にデータを処理する命令であり、先行する命令
の結果の書込みデータを前記ベクトルレジスタの１つに
書込むときに、書込まれるタイミングを示すタイミング
指示回路が複数の前記ベクトルレジスタに対応してそれ
ぞれ存在するタイミング指示手段と、 （Ｄ）前記命令実行管理部にあって実行しようとする命
令が前記ベクトル演算器の使用命令であり、前記ベクト
ル演算器の第１の入力データとして使用する前記ベクト
ルレジスタが先行する命令により書込み動作を行ってい
るときには、前記タイミング指示手段からの信号により
前記第１の選択回路を前記第１のベクトルレジスタへの
書込みデータ側に切替える第１の選択制御手段と、 （Ｅ）前記命令実行管理部にあって実行しようとする命
令が前記ベクトル演算器の使用命令であり、前記ベクト
ル演算器の第２の入力データとして使用する前記ベクト
ルレジスタが先行する命令により書込み動作を行ってい
るときには、前記タイミング指示手段からの信号により
前記第２の選択回路を前記第２のベクトルレジスタへの
書込みデータ側に切替える第２の選択制御手段と、を備
えて構成されている。

【００１９】そして、第２の発明のベクトル演算装置
は、第１の発明のベクトル演算装置において、第１の発
明の第１の選択回路で、第１の発明のベクトル演算器へ
と入力される第１の入力データを、（Ａ）前記ベクトル
演算器の第１の入力に対応の第１の発明の第１のベクト
ルレジスタからの読出しデータパスと、（Ｂ）前記第１
のベクトルレジスタへの書込みデータを保持させるライ
トデータレジスタに対する入力データとする第１のデー
タパスと、（Ｃ）前記第１のベクトルレジスタへ書込む
ためのライトデータレジスタの出力データとする第２の
データパスと、から選択することを含んでいる。

【００２０】さらに、第３の発明のベクトル演算装置
は、第１の発明のベクトル演算装置において、第１の発
明の第２の選択回路で、（Ａ）前記ベクトル演算器の第
２の入力に対応する第１の発明の第２のベクトルレジス
タからの読出しデータパスと、（Ｂ）前記第２のベクト
ルレジスタへの書込みデータを保持させるライトデータ
レジスタに対する入力データとする第１のデータパス
と、（Ｃ）前記第２のベクトルレジスタへ書込むための
ライトデータレジスタの出力データとする第２のデータ
パスと、から選択することを含んでいる。

【００２１】他方、第４の発明のベクトル演算装置は、
第２の発明や第３の発明のベクトル演算装置において、
第１の発明のタイミング指示手段で、先行命令が実行結
果の書込みデータを第１の発明のベクトルレジスタの１
つに書込み、次の命令が同一の前記ベクトルレジスタか
ら読出しを行う場合に、 （Ａ）書込みデータが前記ベクトルレジスタのライトデ
ータレジスタに入力するタイミングを把握することによ
って、そのタイミングで前記ベクトルレジスタを読出す
次の命令を発行し、請求項２記載の第１の選択回路を請
求項２記載の第１のデータパスに切替える第１のタイミ
ング信号を出力する第１のタイミング指示回路と、 （Ｂ）書込みデータが前記ベクトルレジスタのライトデ
ータレジスタに入力するタイミングを把握することによ
って、そのタイミングで前記ベクトルレジスタを読出す
次の命令を発行し、請求項３記載の第２の選択回路を請
求項３記載の第１のデータパスに切替える第２のタイミ
ング信号を出力する第２のタイミング指示回路と、 （Ｃ）前記ベクトルレジスタにライトデータレジスタか
らの書込みデータを出力するタイミングを把握すること
により、そのタイミングで前記ベクトルレジスタを読出
す次の命令を発行し、前記第１の選択回路を請求項２記
載の第２のデータパスに切替える第３のタイミング信号
を出力する第３のタイミング指示回路と、 （Ｄ）前記ベクトルレジスタにライトデータレジスタか
らの書込みデータを出力するタイミングを把握すること
により、そのタイミングで前記ベクトルレジスタを読出
す次の命令を発行し、前記第２の選択回路を請求項３記
載の第２のデータパスに切替える第４のタイミング信号
を出力する第４のタイミング指示回路と、を備えて構成
されている。

【００２２】そこで、第５の発明のベクトル演算装置
は、第４の発明のベクトル演算装置において、第１の発
明の第１の選択制御手段では、第４の発明の第１のタイ
ミング指示回路からの第１のタイミング信号および第４
の発明の第２のタイミング指示回路からの第２のタイミ
ング信号を受けて、前記第１のタイミング信号が点灯し
ているときには、第２の発明の第１の選択回路を第２の
発明の第１のデータパスに切替え、前記第３のタイミン
グ信号が点灯しているときには、前記第１の選択回路を
第２の発明の第２のデータパスに切替え、前記第１のタ
イミング信号および前記第３のタイミング信号がともに
点灯していないときに、前記第１の選択回路を第２の発
明の読出しデータパスに切替えることを含んでいる。

【００２３】さらに、第６の発明のベクトル演算装置
は、第４の発明のベクトル演算装置において、第１の発
明の第２の選択制御手段では、第４の発明の第１のタイ
ミング指示回路からの第１のタイミング信号および第４
の発明の第２のタイミング指示回路からの第２のタイミ
ング信号を受けて、前記第２のタイミング信号が点灯し
ているときには、第３の発明の第２の選択回路を第３の
発明の第１のデータパスに切替え、前記第４のタイミン
グ信号が点灯しているときには、前記第２の選択回路を
第３の発明の第２のデータパスに切替え、前記第２のタ
イミング信号および前記第４のタイミング信号がともに
点灯していないときに、前記第２の選択回路を第３の発
明の読出しデータパスに切替えることを含んでいる。

【００２４】

【実施例】続いて、本発明の実施例について、図面を参
照して説明する。図１は本発明のベクトル演算装置の一
実施例を示すブロック図である。本実施例のベクトル演
算装置は、図１に示すように、加算演算器２１に入力す
るためのベクトルデータを保持するＲＡＭまたはレジス
タファイルまたはレジスタ群で構成されるベクトルレジ
スタ１，２と、乗算演算器２２に入力するためのベクト
ルデータを保持する同様のベクトルレジスタ３，４とを
有している。

【００２５】そして、ベクトルレジスタ１は、ベクトル
データを一時保持して書込むときに使用されるとともに
その入力ゲートを切替え信号３００で切替えるライトデ
ータレジスタ５と、ベクトルデータを書込むアドレスを
一時保持するライトアドレスレジスタ９とを伴い、ベク
トルレジスタ２は、同様にベクトルデータを一時保持し
て書込むときに使用されるとともにその入力ゲートを切
替え信号３０１で切替えるライトデータレジスタ６と、
ベクトルデータを書込むためのアドレスを保持するライ
トアドレスレジスタ１０とを伴い、同じくベクトルレジ
スタ３，４は、それぞれのベクトルデータを一時保持し
て書込むときに使用されるとともにその入力ゲートを切
替え信号３０２，３０３で切替えるライトデータレジス
タ７，８と、ベクトルデータを書込むアドレスを保持す
るライトアドレスレジスタ１１，１２とを伴っている。

【００２６】また、ベクトルレジスタ１は、ベクトルデ
ータを読出すときのアドレスを一時保持するリードアド
レスレジスタ１３と、読出されたベクトルデータを一時
格納するとともにその入力ゲートとしての第１の選択回
路および切替え信号４００で第１の選択回路を切替える
第１の選択制御手段を持つリードデータレジスタ１７と
を伴い、そして、ベクトルレジスタ２は、同様にベクト
ルデータを読出すときのアドレスを一時保持するリード
アドレスレジスタ１４と、読出されたベクトルデータを
一時格納するとともに入力ゲートとしての第２の選択回
路および切替え信号４０１で第２の選択回路を切替える
第２の選択制御手段を持つリードデータレジスタ１８と
を伴い、同じくベクトルレジスタ３，４は、それぞれの
ベクトルデータを読出すときアドレスを一時保持するリ
ードアドレスレジスタ１５，１６と、読出されたベクト
ルデータをそれぞれ一時格納するとともにその入力ゲー
トとしてのそれぞれの第１の選択回路，第２の選択回路
および切替え信号４０２，４０３で第１の選択回路，第
２の選択回路のそれぞれを切替える第１の選択制御手
段，第２の選択制御手段を有するリードデータレジスタ
１９，２０とを伴っている。

【００２７】そこで、加算演算器２１は、リードデータ
レジスタ１７，１８からのベクトルデータを受取って演
算して、演算結果を出力レジスタ２３に一時格納してい
る。また、乗算演算器２２は、リードデータレジスタ１
９，２０から受けたベクトルデータを受取って演算し、
演算結果を出力レジスタ２４に一時格納している。

【００２８】そして、パス１００は、出力レジスタ２３
からの出力をライトデータレジスタ５，６，７，８に送
ったりリードデータレジスタ１７，１８，１９，２０に
送ったりしており、パス１０１は、出力レジスタ２４の
出力をライトデータレジスタ５，６，７，８に送ったり
リードデータレジスタ１７，１８，１９，２０に送った
りしている。さらに、パス２００は、ベクトルレジスタ
１を通さないでライトデータレジスタ５の出力をリード
データレジスタ１７へと送り、パス２０１は、ベクトル
レジスタ２を通さないでライトデータレジスタ６の出力
をリードデータレジスタ１８に送り、パス２０２は、ベ
クトルレジスタ３を通さずライトデータレジスタ７の出
力をリードデータレジスタ１９に送り、パス２０３は、
ベクトルレジスタ４を通さないでライトデータレジスタ
８の出力をリードデータレジスタ２０に送っている。

【００２９】一方、命令実行管理部２５は、実行する命
令を格納する命令レジスタ２６と、ライトデータレジス
タ５，６，７，８およびリードデータレジスタ１７，１
８，１９，２０並びに加算演算器２１，乗算演算器２２
などの使用状態を示して先行命令で処理したベクトルデ
ータを後続命令で破壊しないために後続命令に必要なベ
クトルデータが使用できる時間まで命令の発行を抑止す
る命令発行抑止フラグ群２７と、命令レジスタ２６に格
納された命令および命令発行抑止フラグ群２７を見て命
令レジスタ２６に格納された命令が発行できるか否かを
判断するとともにその命令発行抑止フラグ群２７を制御
する命令発行チェック回路２８と、命令レジスタ２６に
格納された命令が用いるリソースの命令発行抑止フラグ
をセットするフラグセット回路２９と、出力レジスタ２
３，２４の出力を各リードデータレジスタ１７，１８，
１９，２０にバイパスするタイミング信号を与える第１
のタイミング指示回路であるフラグ３０Ａと、ライトデ
ータレジスタ５，６，７，８の出力をリードデータレジ
スタ１７，１８，１９，２０にバイパスするためのタイ
ミング信号を与える第２のタイミング指示回路であるフ
ラグ３０Ｂとを有している。

【００３０】そこで、例えば、下記の順で命令が実行さ
れたとすると、 ＶＬＤ Ｂ ＶＬＤ Ｃ ＶＡＤＤ Ａ ＝ Ｂ ＋ Ｃ 処理サイクル数
＝８Ｔ ＶＭＰＹ Ｅ ＝ Ａ ＊ Ｄ 処理サイクル数
＝８Ｔ ＶＳＴ Ｅ 先ず最初にベクトルロード命令ＶＬＤによりベクトルレ
ジスタ１，２のそれぞれに１連の連続する要素数ＶＬ分
のオペランドであるベクトルデータＢ，Ｃを書込んでい
る。

【００３１】次に、命令レジスタ２６内に格納された後
続命令の加算命令ＶＡＤＤと、先行命令によってセット
された各リソースの使用状態を示して命令の発行を抑止
する命令発行抑止フラグ群２７とを見ることにより、加
算命令ＶＡＤＤが発行できるか否かを命令発行チェック
回路２８でチェックして、発行できるならばベクトルレ
ジスタ１，２のリードアドレスレジスタ１３，１４にア
ドレスのセットを行う指示を命令発行チェック回路２８
から出力し、ベクトルレジスタ１，２にロードされたベ
クトルデータＢ，Ｃは、リードデータレジスタ１７，１
８のそれぞれに読出されている。また、この加算演算命
令ＶＡＤＤにより使用する各リソースに対応する命令発
行抑止フラグ群２７は、フラグセット回路２９によりセ
ットされている。

【００３２】そこで、リードデータレジスタ１７，１８
に読出されたベクトルデータＢ，Ｃは、加算演算器２１
により演算されて、加算演算結果Ａが命令発行チェック
回路２８の指示によって、出力レジスタ２３を通じてラ
イトデータレジスタ７に一時格納されて、乗算演算器２
２に接続されているベクトルレジスタ３に書込まれてい
る。

【００３３】そして、後続命令の乗算命令ＶＭＰＹが命
令レジスタ２６にセットされると、命令発行チェック回
路２８が各リソースの使用状態を示す命令発行抑止フラ
グ群２７を絶えずチェックし、命令レジスタ２６内に格
納されているベクトル命令の乗算命令ＶＭＰＹが使用す
る各リソースの使用状態を示す命令発行抑止フラグ群２
７の後続命令の発行抑止フラグがすべてリセットされた
ところで、後続命令の乗算命令ＶＭＰＹが実行されてい
る。

【００３４】上記の動作で、先行命令のベクトルレジス
タ１，２に格納されているベクトルデータが加算演算器
２１による演算で出力され、出力レジスタ２３に格納さ
れた演算結果を命令実行管理部２５で後続命令が発行可
能の場合には、パス１００を使用してライトデータレジ
スタ７に送るとともに、ライトデータレジスタ７からベ
クトルレジスタ３を通さずリードデータレジスタ１９に
そのベクトルデータを格納する指示を出している。

【００３５】すなわち、出力レジスタ２３に最初の演算
結果のベクトルデータが格納されたときに、後続命令が
発行できずライトデータレジスタ７に最初のベクトルデ
ータが格納されたタイミングで後続命令が発行可能の場
合に、パス２０２を使用してベクトルレジスタ３を通さ
ずリードデータレジスタ１９にそのベクトルデータを格
納させる指示を命令実行管理部２５からリードデータレ
ジスタ１７に出すことにより先行命令と後続命令との発
行間隔を短くすることができる。

【００３６】図２は本実施例のベクトル演算装置におけ
る命令実行動作の一例を示すタイムチャートである。ま
た、図３は本実施例のベクトル演算装置における先行命
令に続く後続命令の動作例を示すタイムチャートであ
る。図２に示すように、各命令は、命令発行サイクルＧ
の後にリードアドレスレジスタ１３，１４，１５，１６
にアドレスをセットするリードアドレスレジスタサイク
ルＲＡ，ベクトルデータを読出してリードデータレジス
タ１７，１８，１９，２０に一時格納するリードデータ
レジスタサイクルＲＤ，加算演算器２１や乗算演算器２
２で演算する演算サイクルＥ１，Ｅ２，Ｅ３，Ｅ４，演
算の結果のベクトルデータを出力レジスタ２３，２４に
保持する演算器出力レジスタサイクルＥＯ，そのベクト
ルデータをライトデータレジスタ５，６，７，８に格納
するライトデータレジスタサイクルＷＤの８個の処理サ
イクル（処理サイクル数＝８Ｔ）を行っている。

【００３７】そして、先行命令の演算命令が実行される
と同時に、その演算命令が使用する各機能に対応した命
令発行抑止フラグ群２７を点灯させ、後続命令が発行で
きるタイミングまで後続命令の発行を抑止している。

【００３８】ここで、演算されている先行のベクトルデ
ータが演算サイクルＥ３にあるときのタイミングを示す
フラグ３０Ａがあって、後続命令に対する他の命令発行
抑止フラグ群２７が点灯していない発行可能状態であれ
ば後続命令が発行される。

【００３９】上記の例で、先行命令の加算命令ＶＡＤＤ
に続く後続命令の乗算命令ＶＭＰＹは、フラグ３０Ａに
続いて発行されて命令実行管理部２５からベクトルレジ
スタ３，４のリードアドレスレジスタ１５，１６の中に
アドレスをセットする指示が出されている。また、リー
ドアドレスレジスタ１５，１６によりアクセスされたベ
クトルレジスタ３，４からベクトルデータＡ，Ｄを読出
す動作に移行するが、ベクトルレジスタ３のベクトルデ
ータは、この乗算命令ＶＭＰＹに必要となったベクトル
データＡではなくて、先行命令ＶＡＤＤで加算演算され
て出力レジスタ２３にあるベクトルデータＡである。こ
のために、命令実行管理部２５は、出力レジスタ２３の
演算結果を得るためライトデータレジスタ７とベクトル
レジスタ３とをバイパスするパス１００を使用し、リー
ドデータレジスタ１９の中にパス１００のベクトルデー
タＡを選択する指示を出力している。なお、出力レジス
タ２３の演算結果は、ライトデータレジスタ７にも格納
され、ベクトルレジスタ３に書込まれている。

【００４０】一方、ベクトルレジスタ４から読出された
ベクトルデータＤは、リードデータレジスタ２０に一時
格納されている。また、リードデータレジスタ１９，２
０に一時格納されたベクトルデータＡ，Ｄは、乗算演算
器２２で乗算されてベクトルデータＥとなり、出力レジ
スタ２４，ライトデータレジスタ５を通してベクトルレ
ジスタ１に格納されて、後続命令のベクトルストア命令
ＶＳＴによりメモリに格納されている。

【００４１】また、演算された先行のベクトルデータの
演算結果が、ライトデータレジスタ７にあるときのタイ
ミングを示すフラグ３０Ｂがあり、後続命令が発行可能
状態のときにフラグＢが点灯していれば、命令実行管理
部２５は、ベクトルレジスタ３をバイパスするパス２０
３を使用し、ライトデータレジスタ７にある演算結果を
リードデータレジスタ１９にバイパスを行うパス２０３
を選択する指示を出力している。なお、この場合にも、
その演算結果は、ライトデータレジスタ７からベクトル
レジスタ３に書込まれている。これは、後続命令が先行
命令の演算結果待ちで発行可能だった場合に後続命令の
発行を少しでも早めるためである。

【００４２】

【発明の効果】以上に説明したように、ベクトル演算で
先行命令の演算結果を後続命令で使用するときには、従
来のベクトル演算装置では、先行命令で演算された結果
を一度ベクトルレジスタに書込み、後続命令により再び
そのベクトルレジスタから読出さなければならなかった
けれども、本発明のベクトル演算装置は、演算器の出力
レジスタとベクトルレジスタのライトデータレジスタと
からベクトルレジスタのリードデータレジスタにバイパ
スを設けることにより、先行のベクトルデータが演算器
の出力レジスタに取込まれたタイミング、あるいは、ベ
クトルレジスタのライトデータレジスタに取込まれたタ
イミングに、後続命令を発行してベクトルレジスタをバ
イパスすることにより、ベクトル命令の発行間隔を短く
して性能を向上することができるという効果を有してい
る。

【図面の簡単な説明】

【図１】本発明のベクトル演算装置の一実施例を示すブ
ロック図である。

【図２】本実施例のベクトル演算装置における命令実行
動作の一例を示すタイムチャートである。

【図３】本実施例のベクトル演算装置における先行命令
に続く後続命令の動作例を示すタイムチャートである。

【図４】従来のベクトル演算装置の一例を示すブロック
図である。

【図５】従来のベクトル演算装置における先行命令に続
く後続命令の動作の一例を示すタイムチャートである。

【符号の説明】

１，２，３，４ ベクトルレジスタ ５，６，７，８ ライトデータレジスタ ９，１０，１１，１２ ライトアドレスレジスタ １３，１４，１５，１６ リードアドレスレジスタ １７，１８，１９，２０，１７Ｋ，１８Ｋ，１９Ｋ，２
０Ｋ リードデータレジスタ ２１ 加算演算器 ２２ 乗算演算器 ２３，２４ 出力レジスタ ２５，２５Ｋ 命令実行管理部 ２６，２６Ｋ 命令レジスタ ２７，２７Ｋ 命令発行抑止フラグ群 ２８，２８Ｋ 命令発行チェック回路 ２９，２９Ｋ フラグセット回路 ３０Ａ，３０Ｂ フラグ １００，１０１，２００，２０１，２０２，２０３，１
００Ｋ，１０１Ｋパス ３００，３０１，３０２，３０３，４００，４０１，４
０２，４０３ 切替え信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−76772（ＪＰ，Ａ) 特開 昭61−62174（ＪＰ，Ａ) 特開 昭56−88561（ＪＰ，Ａ) 特開 昭60−176144（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/16 G06F 9/3

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ベクトルデータを保持する複数のベクト
   ルレジスタと、前記ベクトルレジスタから得た複数のベ
   クトルデータに対する演算を実行する複数のベクトル演
   算器と、前記ベクトルレジスタおよび前記ベクトル演算
   器を用いた演算の実行状態を管理して続く命令の実行を
   指示する命令実行管理部とを有するベクトル演算装置に
   おいて、 前記複数のベクトル演算器の各々の入力毎
   に、該入力に対応するベクトルレジスタの読出しデー
   タ、該入力に対応するベクトルレジスタへの書込みデー
   タを保持するライトデータレジスタに対する書込デー
   タ、および、前記ライトデータレジスタから前記ベクト
   ルレジスタへの書込データの中から何れか１つを選択す
   る選択回路と、前記命令実行管理部からの信号によって
   前記選択回路の選択の切り替えを制御する選択制御手段
   とを有し、 前記命令実行管理部は、前記ライトデータレジスタへ書
   込む先行命令の演算結果データを後続命令が前記選択回
   路で選択可能となる後続命令の発行タイミングを示す第
   １のタイミング信号を出力する第１のタイミング指示回
   路と、前記ライトデータレジスタから前記ベクトルレジ
   スタへ書込む先行命令の演算結果データを後続命令が前
   記選択回路で選択可能となる後続命令の発行タイミング
   を示す第２のタイミング信号を出力する第２のタイミン
   グ指示回路とを備え、 前記命令実行管理部は、先行命令が演算結果データを前
   記複数のベクトルレジスタの１つに書込み、後続命令が
   同一のベクトルレジスタから読出しを行う命令である
   際、（Ａ）前記第１のタイミング指示回路が前記第１の
   タイミング信号を出力している場合には、前記ベクトル
   レジスタに対応する前記選択回路を前記ライトデータレ
   ジスタに対する書込データ側に切り替えるよう前記選択
   制御手段に指示し、（Ｂ）前記第２のタイミング指示回
   路が前記第２のタイミング信号を出力している場合に
   は、前記ベクトルレジスタに対応する前記選択回路を前
   記ライトデータレジスタから前記ベクトルレジスタへの
   書込みデータ側に切り替えるよう前記選択制御手段に指
   示する ことを特徴とするベクトル演算装置。
2. 【請求項２】 前記命令実行管理部は、先行命令が演算
   結果データを前記複数のベクトルレジスタの１つに書込
   み後続命令が同一のベクトルレジスタから読出しを行う
   命令である際、前記第１および第２のタイミング指示回
   路のいずれ も前記第１および第２のタイミング信号を出
   力していない場合には、前記ベクトルレジスタに対応す
   る前記選択回路を前記ベクトルレジスタの読出しデータ
   側に切り替えるよう前記選択制御手段に指示することを
   特徴とする請求項１記載のベクトル演算装置。