JPH0333934A - レジスタ退避復帰方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレジスタ退避復帰命令に関し、特にマイクロプ
ロセッサにおけるレジスタの内容を退避および復帰させ
るレジスタ退避復帰方式に関する。

〔従来の技術〕

従来のマイクロプロセッサにおいて、サブルーチンコー
ルなどを行うためにレジスタ内容を保存する必要のある
場合は、全レジスタに対してｐｕｓｈ命令を行うか、あ
るいはｐｕｓｈ　［全レジスタ］のような命令を実行し
て、レジスタ内容を外部メモリのスタック上に退避し、
サブルーチン終了時にスタックからデータをレジスタに
復帰している。

第３図はかかる従来の一例を示すマイクロプロセッサの
レジスタおよびその退避復帰制御回路のブロック図であ
る。

第３図に示すように、従来のレジスタ退避復帰制御回路
は内部データバス１と、レジスタリードライト制御部２
′と、内部データバス１に接続された汎用レジスタ７′
〜９′と、レジスタリードライト制御部２′から制御さ
れるスタックポインタ１１およびスタックポインタ増加
減少器１２と、内部アドレスバス１３と、内部データバ
ス１および内部アドレスバス１３に接続されレジスタリ
ードライト制御部２′から制御されるバスサイクル制御
部１４′とを有している。

次に、上述したレジスタ退避復帰制御回路の動作をいわ
ゆるパーソナルコンピュータ等のロードに相当する復帰
命令（スタックポツプ命令）と、セーブに相当する退避
命令（スタックブツシュ命令）とに分けて説明する。

まず、スタックポツプ命令を実行する時は、レジスタリ
ードライト制御部２′からスタックポインタ１１とスタ
ックポインタ増加減少器１２に信号が送られ、スタック
ポインタ１■の値が内部アドレスバス１３を介してバス
サイクル制御部１４′に送られる。従って、スタックポ
インタ１１ではその値がデクリメントされる。また、同
時にレジスタリードライト制御部２′からバスサイクル
制御部１４′にも信号が送られると、メモリリードバス
サイクルを起動しリードしたデータを内部データバス１
を介してレジスタ７′〜９′に書き込む。更に、その他
の外部メモリからレジスタ７′〜９′へのリード命令を
実行するときも同様に、レジスタリードライト制御２′
からの指示によってバスサイクル制御部１４′がリード
バスサイクルを起動し、外部メモリからのデータが内部
データバス１を介して汎用レジスタ７′〜９′に書き込
まれる。

次に、スタックブツシュ命令を実行する時は、レジスタ
リードライト制御部２′から信号が出力される。すなわ
ち、レジスタ退避にあたってのアドレスはスタックポイ
ンタ増加減少器１２によってデクリメントされたスタッ
クポインタ１１から内部アドレスバス１３に出力される
。他方、レジスタリードライト制御部２′からの信号で
レジスタ７′〜９′の値が内部データバス１に出力され
る。ここで、データおよびアドレスを受は取ったバスサ
イクル制御部１４′はメモリライトバスサイクルを起動
し、外部メモリへデータを書き込む。また、その他のレ
ジスタから外部メモリへのライト命令を実行するときは
、レジスタリードライト制御部２′からの指示によって
レジスタ７′〜９′の内容が内部データバス１に読みだ
される。そこで、内部データバス上を介してデータを受
は取ったバスサイクル制御部１４′はメモリライトバス
サイクルを起動し、外部メモリにデータを書き込む。

上述した手順に基づき、レジスタからの退避およびレジ
スタへの復帰動作が行われる。

〔発明が解決しようとする課題〕

上述した従来のレジスタ退避復帰方式は、全レジスタを
退避／復帰させるときには、レジスタ個数分のリード／
ライトバスサイクルを必要とするので、実行速度が低下
するという欠点がある。

本発明の目的は、かかる全レジスタを退避／復帰させる
ときの実行速度を高速化させることのできるレジスタ退
避復帰方式を提供することにある。

〔課題を解決するための手段〕

本発明のレジスタ退避復帰方式は、データを保持し且つ
内部データバスを介して外部記憶装置としてのスタック
に接続される複数のレジスタと、前記スタック上の記憶
領域を指し示し且つ内部アドレスバスに接続されたスタ
ックポインタと、前記内部データバスおよび内部アドレ
スバスに接続されたバスサイクル制御部と、前記レジス
タ、スタックポインタおよびバスサイクル制御部の動作
を制御するレジスタリードライト制御部とを有し、前記
レジスタの内容を退避および復帰させるためのレジスタ
退避復帰方式において、前記レジスタリードライト制御
部に接続され前記複数のレジスタの内容を退避するため
のレジスタ退避保持メモリと、前記複数のレジスタとレ
ジスタ退避保持メモリとを並列接続するマルチプレクサ
と、前記レジスタ退避保持メモリの記憶データ量を保持
するメモリカウンタとを含み、レジスタ退避命令を実行
するとき或いは割り込み処理を開始するときに、前記レ
ジスタおよびスタックポインタの内容を共に前記マルチ
プレクサを用いて−クロックで一斉に前記レジスタ保持
メモリに退避させる一方、前記レジスタ復帰命令を実行
するとき或いは割り込み処理を終了するときに、前記レ
ジスタ退避保持メモリから前記マルチプレクサを用いて
保持内容を前記レジスタに−クロックで一斉に復帰させ
るように構成される。

〔実施例〕

次に、本発明の実施例を図面を用いて説明する。

第１図は本発明の第一の実施例を示すレジスタおよびそ
の退避復帰制御回路のブロック図である。

第１図に示すように、本実施例は内部データバス１と、
レジスタリードライト制御部２と、マルチプレクサ３と
、レジスタ退避保持メモリ４と、レジスタ退避保持メモ
リ４が保持するレジスタの組数を計数するメモリカウン
タ５と、メモリカウンタ５加減少器６と、内部データバ
ス１およびマルチプレクサ３に接続されデータを保持す
るための汎用レジスタ７〜９と、マルチプレクサ３に接
続されレジスタリードライト制御部２により制御されて
アドレスを生成するアドレス生成器１゜と、スタックポ
インタ１１およびスタックポインタ増加減少器１２と、
マルチプレクサ３．アドレス生成器１０およびスタック
ボンイタ１１等に接続された内部アドレスバス１３と、
バスサイクル制御部１４と、マルチプレクサ３に接続さ
れたレジスタライト指示器１５とを有している。

次に、かかるレジスタ退避復帰制御回路の動作について
説明するが、本実施例が前述した従来例と異なった動作
をするのはレジスタ７〜９の内容をすべて外部記憶装置
としてのスタックに退避させること、およびそのスタッ
クからすべてのレジスタ７〜９にデータを読み込んでく
るという動作をすることである。

すなわち、本実施例において、ｒｐｕｓｈ　［全レジス
タ］という命令を実行するとき、レジスタリードライト
制御部２が出力する信号により、レジスタ７〜９および
内部アドレスバス１３の内容をマルチプレクサ３がまと
め、同時に１クロツクで一斉にレジスタ退避保持メモリ
４に書き込む。

したがって、レジスタ退避保持メモリ４には、（スタッ
クブツシュするべき最初のアドレス〉。

（レジスタ７の内容〉、（レジスタ８の内容）。

（レジスタ９の内容〉の４つが一組となっている。ここ
で、レジスタ７〜９の内容およびアドレスをレジスタ退
避保持メモリ４に書き込むための信号が、レジスタリー
ドライト制御部２からメモリカウンタ５およびメモリカ
ウンタ５加減少器６にも入力されると、メモリカウンタ
５の値をインクリメントする。かかる一連の動作によっ
て、１クロツクで一斉に退避できる。従って、本実施例
では、従来例の全レジスタ内容をスタックへ退避させる
ためのレジスタ個数分の外部メモリライトサイクルを必
要としないで済む。

一方、スタック上から全レジスタへデータを書き込む’
ｐｏｐ　［全レジスタ］という命令を実行するときには
、レジスタリードライト制御部２から出力された信号に
よって、レジスタ退避保持メモリ４からｐｕｓｈ命令時
に退避されていたデータを読みだし、マルチプレクサ３
によって各レジスタ毎のデータに分割してレジスタ７〜
９へそれぞれ書き込む。また、レジスタ退避保持メモリ
４からレジスタ７〜９へ書き込みを行うための信号が、
レジスタリードライト制御部２からメモリカウンタ５お
よびメモリカウンタ５加減少器６にも入力されると、メ
モリカウンタ５の値をデクリメントする。かかる一連の
動作によって、従来のスタックから全レジスタ７〜９へ
のデータを復帰させているレジスタ個数分の外部メモリ
リードサイクル動作を必要としないで済み、１クロツク
で一斉に復帰できる。

また、サブルーチン実行の戻し値をレジスタ渡しにする
場合があるが、値戻し用レジスタをレジスタ７とすると
、「ｐｏｐ　［レジスタ７以外］という命令によってレ
ジスタライト指示器１５からマルチプレクサ３に指示が
出され、レジスタ８と９にのみ書き込みが行われる。

更に、レジスタ退避保持メモリ４の容量を超えてｐｕｓ
ｈ命令を行う場合、メモリカウンタ５加減少器６からの
通知によりメモリカウンタ５の値がレジスタ退避保持メ
モリ４の容量を超えたことをレジスタリードライト制御
部２に通知する。この通知によりレジスタリードライト
制御部２はレジスタ退避保持メモリ４の内容を外部メモ
リに書き込むバスサイクルを発行するようにバスサイク
ル制御部１４に通知する。その際、レジスタの一組の先
頭アドレスのみを保持しているので、アドレス生成器１
０によってアドレスをインクリメン１へしながらメモリ
ライトする。

また、レジスタ退避保持メモリ４にデータがなく、メモ
リカウンタ５の値がＯのときにｐｏｐ命令を実行しよう
とするときは、メモリカウンタ５からの通知を受けてレ
ジスタリードライト制御部２が外部メモリからレジスタ
退避保持メモリ４へ外部メモリ上のスタック内容を読み
込むようなバスサイクルを発行するようにバスサイクル
制御部■４に通知する。

尚、上述したアドレス生成器１０は省略しても構成する
ことができる。その場合はレジスタ退避保持メモリ４中
のアドレス部分のみを内部アドレスバス１３に出力すれ
ば良いし、あるいはマルチプレクサ３から直接内部アド
レスバス１３に出力することも可能である。

第２図は本発明の第二の実施例を示すレジスタおよびそ
の退避復帰制御回路のブロック図である。

第２図に示すように、本実施例は割り込み処理の際のレ
ジスタ退避／復帰を内部メモリを用いて行う方式であり
、内部データバス１と、レジスタリードライＩ・制御部
２Ａと、マルチプレクサ３Ａと、レジスタ退避保持メモ
リ４と、メモリカウンタ５と、メモリカウンタ５加減少
器６と、汎用レジスタ７〜９と、アドレス生成器１０と
、スタックポインタ１（およびスタックポインタ増−加
減少器■２と、内部アドレスバス１３と、バスサイクル
制御部１４と、レジスタライト指示器１５と、割り込み
用レジスタ退避メモリ１６とを有し、レジスタリードラ
イト制御部２Ａに外部割り込み信号線１７が接続されて
いる。

本実施例における回路動作は、割り込み処理動作を除い
て前述した第一の実施例の回路動作と同じであるので、
以下には割り込み処理のみについて説明する。

まず、外部割り込み信号線１７に割り込み信号が入力さ
れたとき、レジスタリードライト制御部２Ａはマルチプ
レクサ３Ａに指示し、レジスタ７〜９の内容をレジスタ
退避メモリ４に書き込む。

しかる後、割り込み処理が実行され、この割り込み処理
が終わった後、レジスタリードライト制御部２Ａはマル
チプレクサ３Ａに指示し、レジスタ退避メモリ４の値を
読みだし、レジスタ７〜９へ１クロツクで一斉に書き込
む。

このように、本実施例においても、レジスタの退避／復
帰を共に１クロツクで行うことができるので、従来の割
り込み処理の前に全レジスタをスタックに退避するため
に必要としたレジスタ個数分のメモリライト／リードバ
スサイクルを必要としないで済む。

尚、外部割り込みの代わりにソフトウェア割り込みが発
生した場合も同様に処理することができる。

〔発明の効果〕

以上説明したように、本発明のレジスタ退避復帰方式は
、マイクロプロセッサを構成するためのチップ上にレジ
スタ退避保持メモリを有し且つレジスタをオンチップス
タックと並列に接続することにより、全レジスタ内容の
退避／復帰動作を１クロツクにて行うことができ、レジ
スタ個数分のリード／ライトバスサイクルを必要としな
いので、レジスタの退避および復帰を行うときの実行速
度を高速化することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示すレジスタおよびそ
の退避復帰制御回路のブロック図、第２図は本発明の第
二の実施例を示す第１図と同様のブロック回路図、第３
図は従来の一例を示すレジスタおよびその退避復帰制御
回路のブロック図である。 １・・・内部データバス、２，２Ａ・・・レジスタリー
ドライト制御部、３，３Ａ・・・マルチプレクサ、４・
・・レジスタ退避保持メモリ、５・・・メモリカウンタ
、６・・・メモリカウンタ増加減少器、７〜９・・・汎
用レジスタ、１０・・・アドレス生成器、１１・・・ス
タックポインタ、１２・・・スタックポインタ増加減少
器、１３・・・内部アドレスバス、１４・・・バスサイ
クル制御部、１５・・・レジスタライト指示器、１６・
・・割り込み用レジスタ退避メモリ、１７・・・外部割
り込み信号線。

Claims (1)

【特許請求の範囲】
1. データを保持し且つ内部データバスを介して外部記憶装
   置としてのスタックに接続される複数のレジスタと、前
   記スタック上の記憶領域を指し示し且つ内部アドレスバ
   スに接続されたスタックポインタと、前記内部データバ
   スおよび内部アドレスバスに接続されたバスサイクル制
   御部と、前記レジスタ、スタックポインタおよびバスサ
   イクル制御部の動作を制御するレジスタリードライト制
   御部とを有し、前記レジスタの内容を退避および復帰さ
   せるためのレジスタ退避復帰方式において、前記レジス
   タリードライト制御部に接続され前記複数のレジスタの
   内容を退避するためのレジスタ退避保持メモリと、前記
   複数のレジスタとレジスタ退避保持メモリとを並列接続
   するマルチプレクサと、前記レジスタ退避保持メモリの
   記憶データ量を保持するメモリカウンタとを含み、レジ
   スタ退避命令を実行するとき或いは割り込み処理を開始
   するときに、前記レジスタおよびスタックポインタの内
   容を共に前記マルチプレクサを用いて一クロックで一斉
   に前記レジスタ保持メモリに退避させる一方、前記レジ
   スタ復帰命令を実行するとき或いは割り込み処理を終了
   するときに、前記レジスタ退避保持メモリから前記マル
   チプレクサを用いて保持内容を前記レジスタに一クロッ
   クで一斉に復帰させることを特徴とするレジスタ退避復
   帰方式。