JPH05120205A - Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 - Google Patents
Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法Info
- Publication number
- JPH05120205A JPH05120205A JP27765891A JP27765891A JPH05120205A JP H05120205 A JPH05120205 A JP H05120205A JP 27765891 A JP27765891 A JP 27765891A JP 27765891 A JP27765891 A JP 27765891A JP H05120205 A JPH05120205 A JP H05120205A
- Authority
- JP
- Japan
- Prior art keywords
- dma transfer
- address value
- virtual
- dma
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＤＭＡ転送アドレス設定時に、ソ
フトウェア自身による仮想アドレス値を物理アドレス値
に変換する処理を排除し、オーバヘッド・タイムを減少
させてソフトウェアの処理速度の向上を図る。 【構成】 システム立上げ時等に、仮想アドレス値と物
理アドレス値とを変換する予め定められた変換情報デー
タを、ＣＰＵ３０によって仮想／物理アドレス変換部１
０に設定しておき、さらにＤＭＡ転送時には、ＣＰＵに
よりＤＭＡコントローラ２０に設定された仮想ＤＭＡ転
送開始アドレス値よりＤＭＡコントローラ２０が生成し
た仮想ＤＭＡ転送アドレス値を、上記変換情報データに
よりメモリの実際の物理ＤＭＡ転送アドレス値に仮想／
物理アドレス変換部１０で変換するようにした。これに
よりＤＭＡ転送を行う。
フトウェア自身による仮想アドレス値を物理アドレス値
に変換する処理を排除し、オーバヘッド・タイムを減少
させてソフトウェアの処理速度の向上を図る。 【構成】 システム立上げ時等に、仮想アドレス値と物
理アドレス値とを変換する予め定められた変換情報デー
タを、ＣＰＵ３０によって仮想／物理アドレス変換部１
０に設定しておき、さらにＤＭＡ転送時には、ＣＰＵに
よりＤＭＡコントローラ２０に設定された仮想ＤＭＡ転
送開始アドレス値よりＤＭＡコントローラ２０が生成し
た仮想ＤＭＡ転送アドレス値を、上記変換情報データに
よりメモリの実際の物理ＤＭＡ転送アドレス値に仮想／
物理アドレス変換部１０で変換するようにした。これに
よりＤＭＡ転送を行う。
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサシステムに
関し、特にＣＰＵ、メモリ、入出力ポート、およびＤＭ
Ａコントローラを具備するプロセッサシステムであって
仮想アドレス空間上で動作するソフトウェアを有するプ
ロセッサシステムにおけるＤＭＡ転送用アドレス変換装
置付きプロセッサシステムおよびＤＭＡ転送方法に関す
るものである。
関し、特にＣＰＵ、メモリ、入出力ポート、およびＤＭ
Ａコントローラを具備するプロセッサシステムであって
仮想アドレス空間上で動作するソフトウェアを有するプ
ロセッサシステムにおけるＤＭＡ転送用アドレス変換装
置付きプロセッサシステムおよびＤＭＡ転送方法に関す
るものである。
【０００２】
【従来の技術】従来、この種のＣＰＵ、メモリ、入出力
ポート、ＤＭＡコントローラ及び仮想アドレス区間上で
動作するソフトウェアを有するプロセッサシステムにお
いては、メモリ使用はソフトウェアの管理下にあり、そ
のためＤＭＡコントローラへのＤＭＡ転送開始アドレス
の設定はソフトウェアが直接行っている。つまり、ソフ
トウェア自身が仮想アドレス値を物理アドレス値に変換
する変換情報によりメモリの物理転送開始アドレスを求
め、ＤＭＡコントローラにその物理転送開始アドレスを
設定し、その後に初めてＤＭＡ転送を行わしめている。
ポート、ＤＭＡコントローラ及び仮想アドレス区間上で
動作するソフトウェアを有するプロセッサシステムにお
いては、メモリ使用はソフトウェアの管理下にあり、そ
のためＤＭＡコントローラへのＤＭＡ転送開始アドレス
の設定はソフトウェアが直接行っている。つまり、ソフ
トウェア自身が仮想アドレス値を物理アドレス値に変換
する変換情報によりメモリの物理転送開始アドレスを求
め、ＤＭＡコントローラにその物理転送開始アドレスを
設定し、その後に初めてＤＭＡ転送を行わしめている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＤＭＡ転送方式は、ＤＭＡ転送起動が頻繁に発
生するようになると、その都度、仮想アドレス値を物理
アドレス値に変換する数値演算処理を行い、その変換し
た物理アドレス値をその都度設定せねばならず、全ソフ
トウェア処理内におけるＤＭＡ処理のための付帯演算等
のオーバヘッド・タイムが多くなり、処理能力が勢い低
下するという欠点がある。
た従来のＤＭＡ転送方式は、ＤＭＡ転送起動が頻繁に発
生するようになると、その都度、仮想アドレス値を物理
アドレス値に変換する数値演算処理を行い、その変換し
た物理アドレス値をその都度設定せねばならず、全ソフ
トウェア処理内におけるＤＭＡ処理のための付帯演算等
のオーバヘッド・タイムが多くなり、処理能力が勢い低
下するという欠点がある。
【０００４】また、従来のＤＭＡ転送方法はＤＭＡコン
トローラ内のカウンタ回路によりＤＭＡ転送開始アドレ
スを順次インクリメントしＤＭＡアドレスを生成してい
るため、１回のＤＭＡ起動要求によるＤＭＡ転送では連
続した物理アドレス区間上での転送しか行えないという
欠点がある。従って、物理アドレス空間の空き領域が不
連続になっている箇所にＤＭＡ転送しようとする場合、
その空き領域毎にＤＭＡ転送のための仮想アドレス／物
理アドレス変換処理を行わねばならず、これによって
も、処理能力自体の低下を招いている。
トローラ内のカウンタ回路によりＤＭＡ転送開始アドレ
スを順次インクリメントしＤＭＡアドレスを生成してい
るため、１回のＤＭＡ起動要求によるＤＭＡ転送では連
続した物理アドレス区間上での転送しか行えないという
欠点がある。従って、物理アドレス空間の空き領域が不
連続になっている箇所にＤＭＡ転送しようとする場合、
その空き領域毎にＤＭＡ転送のための仮想アドレス／物
理アドレス変換処理を行わねばならず、これによって
も、処理能力自体の低下を招いている。
【０００５】本発明の目的は、このような従来の問題点
を除去して、オーバヘッド・タイムを減少させ、ソフト
ウェアの処理能力をより向上させたＤＭＡ転送用アドレ
ス変換装置付きプロセッサシステムおよびＤＭＡ転送方
法を提供することにある。
を除去して、オーバヘッド・タイムを減少させ、ソフト
ウェアの処理能力をより向上させたＤＭＡ転送用アドレ
ス変換装置付きプロセッサシステムおよびＤＭＡ転送方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明の第一の解決手段は、中央制御装置と、主記憶
装置と、外部装置とのデータ入出力を行う入出力ポート
と、前記主記憶装置のデータ読み書き制御と入出力ポー
トのデータ入出力制御とを行うと共に、中央制御装置に
よって設定された仮想ＤＭＡ転送開始アドレス値から仮
想ＤＭＡ転送アドレス値を演算出力するＤＭＡコントロ
ーラとを備えるＤＭＡ転送用アドレス変換装置付きプロ
セッサシステムにおいて、仮想アドレス値を物理アドレ
ス値に変換する変換情報データを前記中央制御装置より
受取り、前記ＤＭＡコントローラが出力した仮想ＤＭＡ
転送アドレス値を前記変換情報データによって物理ＤＭ
Ａ転送アドレス値に変換して前記主記憶装置へ出力する
仮想／物理アドレス変換部を有することを特徴とする。
の本発明の第一の解決手段は、中央制御装置と、主記憶
装置と、外部装置とのデータ入出力を行う入出力ポート
と、前記主記憶装置のデータ読み書き制御と入出力ポー
トのデータ入出力制御とを行うと共に、中央制御装置に
よって設定された仮想ＤＭＡ転送開始アドレス値から仮
想ＤＭＡ転送アドレス値を演算出力するＤＭＡコントロ
ーラとを備えるＤＭＡ転送用アドレス変換装置付きプロ
セッサシステムにおいて、仮想アドレス値を物理アドレ
ス値に変換する変換情報データを前記中央制御装置より
受取り、前記ＤＭＡコントローラが出力した仮想ＤＭＡ
転送アドレス値を前記変換情報データによって物理ＤＭ
Ａ転送アドレス値に変換して前記主記憶装置へ出力する
仮想／物理アドレス変換部を有することを特徴とする。
【０００７】上記課題を解決するための本発明の第二の
解決手段は、中央制御装置と、主記記憶置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムにおいて、仮想アドレス値を物理アドレス
値に変換する変換情報データを前記中央制御装置より受
取り、かつ中央制御装置によって設定された仮想ＤＭＡ
転送開始アドレス値から前記変換情報データによって物
理ＤＭＡ転送アドレス値に変換して前記主記憶装置へ出
力すると共に、前記主記憶装置のデータ読み書き制御と
前記入出力ポートのデータ入出力制御とを行うＤＭＡ転
送アドレス変換機能付きＤＭＡコントローラを備えるこ
とを特徴とする。
解決手段は、中央制御装置と、主記記憶置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムにおいて、仮想アドレス値を物理アドレス
値に変換する変換情報データを前記中央制御装置より受
取り、かつ中央制御装置によって設定された仮想ＤＭＡ
転送開始アドレス値から前記変換情報データによって物
理ＤＭＡ転送アドレス値に変換して前記主記憶装置へ出
力すると共に、前記主記憶装置のデータ読み書き制御と
前記入出力ポートのデータ入出力制御とを行うＤＭＡ転
送アドレス変換機能付きＤＭＡコントローラを備えるこ
とを特徴とする。
【０００８】上記課題を解決するための本発明の第三の
解決手段は、中央制御装置と、主記憶装置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムに装備したＤＭＡ転送アドレス変換機能付
きＤＭＡコントローラのＤＭＡ転送方法において、仮想
アドレス値を物理アドレス値に変換する変換情報データ
を前記中央制御装置より受取るステップと、前記中央制
御装置から受取った仮想ＤＭＡ転送開始アドレス値をＤ
ＭＡ起動要求があると順次インクリメントして仮想ＤＭ
Ａ転送アドレス値を演算して求めるステップと、前記変
換情報データによって前記仮想ＤＭＡ転送アドレス値を
物理ＤＭＡ転送アドレス値に変換して前記主記憶装置へ
出力するステップと、前記主記憶装置のデータ読み書き
制御と前記入出力ポートのデータ入出力制御とを行うス
テップとを含むことを特徴とする。
解決手段は、中央制御装置と、主記憶装置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムに装備したＤＭＡ転送アドレス変換機能付
きＤＭＡコントローラのＤＭＡ転送方法において、仮想
アドレス値を物理アドレス値に変換する変換情報データ
を前記中央制御装置より受取るステップと、前記中央制
御装置から受取った仮想ＤＭＡ転送開始アドレス値をＤ
ＭＡ起動要求があると順次インクリメントして仮想ＤＭ
Ａ転送アドレス値を演算して求めるステップと、前記変
換情報データによって前記仮想ＤＭＡ転送アドレス値を
物理ＤＭＡ転送アドレス値に変換して前記主記憶装置へ
出力するステップと、前記主記憶装置のデータ読み書き
制御と前記入出力ポートのデータ入出力制御とを行うス
テップとを含むことを特徴とする。
【０００９】
【作用】上記課題を解決するための本発明の第一の解決
手段では、プロセッサシステム起動時に仮想アドレス値
を物理アドレス値に変換する変換情報データを前記中央
制御装置より仮想／物理アドレス変換部に設定してお
く。
手段では、プロセッサシステム起動時に仮想アドレス値
を物理アドレス値に変換する変換情報データを前記中央
制御装置より仮想／物理アドレス変換部に設定してお
く。
【００１０】そして、ＤＭＡ転送開始前に中央制御装置
はＤＭＡコントローラに仮想ＤＭＡ転送開始アドレス値
を設定しておく。そうしてＤＭＡコントローラにＤＭＡ
起動要求が入力されると、ＤＭＡコントローラは上記仮
想ＤＭＡ転送開始アドレス値を順次インクリメントして
仮想ＤＭＡ転送アドレス値を仮想／物理アドレス変換部
へ出力する。この仮想／物理アドレス変換部は仮想ＤＭ
Ａ転送アドレス値を前記変換情報データによって物理Ｄ
ＭＡ転送アドレス値に変換して主記憶装置へ出力する。
これと共にＤＭＡコントローラは主記憶装置のデータ読
み書き制御と入出力ポートのデータ入出力制御とを行う
ことで主記憶装置と入出力ポートとのＤＭＡ転送を行
う。
はＤＭＡコントローラに仮想ＤＭＡ転送開始アドレス値
を設定しておく。そうしてＤＭＡコントローラにＤＭＡ
起動要求が入力されると、ＤＭＡコントローラは上記仮
想ＤＭＡ転送開始アドレス値を順次インクリメントして
仮想ＤＭＡ転送アドレス値を仮想／物理アドレス変換部
へ出力する。この仮想／物理アドレス変換部は仮想ＤＭ
Ａ転送アドレス値を前記変換情報データによって物理Ｄ
ＭＡ転送アドレス値に変換して主記憶装置へ出力する。
これと共にＤＭＡコントローラは主記憶装置のデータ読
み書き制御と入出力ポートのデータ入出力制御とを行う
ことで主記憶装置と入出力ポートとのＤＭＡ転送を行
う。
【００１１】上記課題を解決するための本発明の第二の
解決手段は、プロセッサシステム起動時に仮想アドレス
値を物理アドレス値に変換する変換情報データを前記中
央制御装置よりＤＭＡ転送アドレス変換機能付きＤＭＡ
コントローラに設定しておく。
解決手段は、プロセッサシステム起動時に仮想アドレス
値を物理アドレス値に変換する変換情報データを前記中
央制御装置よりＤＭＡ転送アドレス変換機能付きＤＭＡ
コントローラに設定しておく。
【００１２】そして、ＤＭＡ転送開始前に中央制御装置
はＤＭＡ転送アドレス変換機能付きＤＭＡコントローラ
に仮想ＤＭＡ転送開始アドレス値を設定しておく。そう
してＤＭＡコントローラにＤＭＡ起動要求が入力される
と、ＤＭＡコントローラは上記仮想ＤＭＡ転送開始アド
レス値を順次インクリメントして仮想ＤＭＡ転送アドレ
ス値を求め、さらにこの仮想ＤＭＡ転送アドレス値を前
記変換情報データによって物理ＤＭＡ転送アドレス値に
変換して主記憶装置へ出力する。これと共にＤＭＡコン
トローラは主記憶装置のデータ読み書き制御と入出力ポ
ートのデータ入出力制御とを行うことで主記憶装置と入
出力ポートとのＤＭＡ転送を行う。
はＤＭＡ転送アドレス変換機能付きＤＭＡコントローラ
に仮想ＤＭＡ転送開始アドレス値を設定しておく。そう
してＤＭＡコントローラにＤＭＡ起動要求が入力される
と、ＤＭＡコントローラは上記仮想ＤＭＡ転送開始アド
レス値を順次インクリメントして仮想ＤＭＡ転送アドレ
ス値を求め、さらにこの仮想ＤＭＡ転送アドレス値を前
記変換情報データによって物理ＤＭＡ転送アドレス値に
変換して主記憶装置へ出力する。これと共にＤＭＡコン
トローラは主記憶装置のデータ読み書き制御と入出力ポ
ートのデータ入出力制御とを行うことで主記憶装置と入
出力ポートとのＤＭＡ転送を行う。
【００１３】上記課題を解決するための本発明の第三の
解決手段は、プロセッサシステム起動時に仮想アドレス
値を物理アドレス値に変換する変換情報データを前記中
央制御装置よりＤＭＡ転送アドレス変換機能付きＤＭＡ
コントローラに設定しておく。
解決手段は、プロセッサシステム起動時に仮想アドレス
値を物理アドレス値に変換する変換情報データを前記中
央制御装置よりＤＭＡ転送アドレス変換機能付きＤＭＡ
コントローラに設定しておく。
【００１４】そして、ＤＭＡ転送開始前に中央制御装置
はＤＭＡ転送アドレス変換機能付きＤＭＡコントローラ
に仮想ＤＭＡ転送開始アドレス値を設定しておく。そう
してＤＭＡコントローラにＤＭＡ起動要求が入力される
と、ＤＭＡコントローラは上記仮想ＤＭＡ転送開始アド
レス値を順次インクリメントして仮想ＤＭＡ転送アドレ
ス値を求め、さらにこの仮想ＤＭＡ転送アドレス値を前
記変換情報データによって物理ＤＭＡ転送アドレス値に
変換して主記憶装置へ出力する。これと共にＤＭＡコン
トローラは主記憶装置のデータ読み書き制御と入出力ポ
ートのデータ入出力制御とを行うことで主記憶装置と入
出力ポートとのＤＭＡ転送を行う。
はＤＭＡ転送アドレス変換機能付きＤＭＡコントローラ
に仮想ＤＭＡ転送開始アドレス値を設定しておく。そう
してＤＭＡコントローラにＤＭＡ起動要求が入力される
と、ＤＭＡコントローラは上記仮想ＤＭＡ転送開始アド
レス値を順次インクリメントして仮想ＤＭＡ転送アドレ
ス値を求め、さらにこの仮想ＤＭＡ転送アドレス値を前
記変換情報データによって物理ＤＭＡ転送アドレス値に
変換して主記憶装置へ出力する。これと共にＤＭＡコン
トローラは主記憶装置のデータ読み書き制御と入出力ポ
ートのデータ入出力制御とを行うことで主記憶装置と入
出力ポートとのＤＭＡ転送を行う。
【００１５】
【実施例】次に、本発明のＤＭＡ転送用アドレス変換装
置付きプロセッサシステムおよびＤＭＡ転送方法につい
て図面を参照して以下に説明する。
置付きプロセッサシステムおよびＤＭＡ転送方法につい
て図面を参照して以下に説明する。
【００１６】図１は本発明の一実施例を実現するプロセ
ッサシステムのブロック構成図である。この図１におい
て複数のアドレス信号線からなるアドレスバス６０に
は、仮想／物理アドレス変換部１０のアドレス値出力端
子１０３が、中央制御装置（以下ＣＰＵ）３０のアドレ
ス値出力端子３０１が、さらに主記憶装置（以下メモ
リ）４０のアドレス入力端子４０１が各々接続されてい
る。また、データ授受を行う複数のデータ信号線からな
るデータバス７０にも同様に、ＣＰＵ３０のデータ入出
力端子３０２と、メモリ４０のデータ入出力端子４０２
と、入出力ポート５０のデータ入出力端子５０２と仮想
／物理アドレス変換部１０のデータ入力端子１０１とＤ
ＭＡコントローラ２０のデータ入力端子２０１とが各々
接続されている。
ッサシステムのブロック構成図である。この図１におい
て複数のアドレス信号線からなるアドレスバス６０に
は、仮想／物理アドレス変換部１０のアドレス値出力端
子１０３が、中央制御装置（以下ＣＰＵ）３０のアドレ
ス値出力端子３０１が、さらに主記憶装置（以下メモ
リ）４０のアドレス入力端子４０１が各々接続されてい
る。また、データ授受を行う複数のデータ信号線からな
るデータバス７０にも同様に、ＣＰＵ３０のデータ入出
力端子３０２と、メモリ４０のデータ入出力端子４０２
と、入出力ポート５０のデータ入出力端子５０２と仮想
／物理アドレス変換部１０のデータ入力端子１０１とＤ
ＭＡコントローラ２０のデータ入力端子２０１とが各々
接続されている。
【００１７】そして、ＤＭＡコントローラ２０のアドレ
ス値出力端子２０４は仮想／物理アドレス変換部１０の
アドレス値入力端子１０２と、ＤＭＡコントローラ２０
のメモリ制御信号出力端子２０２はメモリ４０のメモリ
制御信号入力端子４０３と、ＤＭＡコントローラ２０の
Ｉ／Ｏ制御信号出力端子２０３は入出力ポート５０のＩ
／Ｏ制御信号入力端子５０１とがそれぞれ接続されてい
る。
ス値出力端子２０４は仮想／物理アドレス変換部１０の
アドレス値入力端子１０２と、ＤＭＡコントローラ２０
のメモリ制御信号出力端子２０２はメモリ４０のメモリ
制御信号入力端子４０３と、ＤＭＡコントローラ２０の
Ｉ／Ｏ制御信号出力端子２０３は入出力ポート５０のＩ
／Ｏ制御信号入力端子５０１とがそれぞれ接続されてい
る。
【００１８】また、ＤＭＡコントローラ２０の信号入力
端子２０５にはＤＭＡ起動要求信号１が入力される。
端子２０５にはＤＭＡ起動要求信号１が入力される。
【００１９】以上の構成において、以下その動作につい
て説明する。電源投入時またはＣＰＵ３０リセット時、
ＣＰＵ３０は始めに仮想／物理アドレス変換情報データ
をデータバス７０を介して仮想／物理アドレス変換部１
０へ出力する。この仮想／物理アドレス変換情報は一度
入力されると、システムリセットが行われない限り再度
書き込まれることはない。次にＣＰＵ３０は、ＤＭＡ転
送先のアドレス値を設定するために仮想ＤＭＡ転送開始
アドレス値をデータバス７０を介してＤＭＡコントロー
ラ２０へ出力する。その際に、ＣＰＵ３０は転送先ある
いは転送元のメモリ４０の物理アドレスは考慮していな
い。つまり、従来のようなプログラムにる演算によって
仮想アドレス値を実際の物理アドレス値へ変換すること
は行わず、仮想アドレス値をそのままＤＭＡ開始アドレ
ス値としてＤＭＡコントローラ２０に出力している。そ
の後、ＤＭＡ起動要求信号１がＤＭＡコントローラ２０
に入力されると、ＣＰＵ３０によって先に設定された仮
想ＤＭＡ開始アドレス値および内部状態に従って、１ず
つインクリメントされた連続する仮想ＤＭＡ転送アドレ
ス値を仮想／物理アドレス変換部１０へ順次出力する。
これと共にＤＭＡコントローラ２０はメモリ４０と入出
力ポート５０へメモリ制御信号とＩ／Ｏ制御信号とを出
力して、メモリ４０と入出力ポート５０との間でＤＭＡ
転送を制御行わせる。またこのとき、仮想／物理アドレ
ス変換部１０は、ＤＭＡコントローラ２０より入力され
る上記順次インクメントされる仮想ＤＭＡアドレス値か
ら、仮想／物理アドレス変換情報データに基ずきメモリ
４０の実際の物理ＤＭＡ転送アドレス値を演算し、アド
レスバス６０を介してメモリ４０へ出力する。この物理
ＤＭＡ転送アドレス値で定まるメモリ４０の領域から、
またはその領域へデータの読み出し／書き込みを行いつ
つ入出力ポート５０とのデータ入出力によるＤＭＡ転送
を行う。
て説明する。電源投入時またはＣＰＵ３０リセット時、
ＣＰＵ３０は始めに仮想／物理アドレス変換情報データ
をデータバス７０を介して仮想／物理アドレス変換部１
０へ出力する。この仮想／物理アドレス変換情報は一度
入力されると、システムリセットが行われない限り再度
書き込まれることはない。次にＣＰＵ３０は、ＤＭＡ転
送先のアドレス値を設定するために仮想ＤＭＡ転送開始
アドレス値をデータバス７０を介してＤＭＡコントロー
ラ２０へ出力する。その際に、ＣＰＵ３０は転送先ある
いは転送元のメモリ４０の物理アドレスは考慮していな
い。つまり、従来のようなプログラムにる演算によって
仮想アドレス値を実際の物理アドレス値へ変換すること
は行わず、仮想アドレス値をそのままＤＭＡ開始アドレ
ス値としてＤＭＡコントローラ２０に出力している。そ
の後、ＤＭＡ起動要求信号１がＤＭＡコントローラ２０
に入力されると、ＣＰＵ３０によって先に設定された仮
想ＤＭＡ開始アドレス値および内部状態に従って、１ず
つインクリメントされた連続する仮想ＤＭＡ転送アドレ
ス値を仮想／物理アドレス変換部１０へ順次出力する。
これと共にＤＭＡコントローラ２０はメモリ４０と入出
力ポート５０へメモリ制御信号とＩ／Ｏ制御信号とを出
力して、メモリ４０と入出力ポート５０との間でＤＭＡ
転送を制御行わせる。またこのとき、仮想／物理アドレ
ス変換部１０は、ＤＭＡコントローラ２０より入力され
る上記順次インクメントされる仮想ＤＭＡアドレス値か
ら、仮想／物理アドレス変換情報データに基ずきメモリ
４０の実際の物理ＤＭＡ転送アドレス値を演算し、アド
レスバス６０を介してメモリ４０へ出力する。この物理
ＤＭＡ転送アドレス値で定まるメモリ４０の領域から、
またはその領域へデータの読み出し／書き込みを行いつ
つ入出力ポート５０とのデータ入出力によるＤＭＡ転送
を行う。
【００２０】なお、上記実施例においては仮想／物理ア
ドレス変換部１０とＤＭＡコントローラ２０とを別体の
装置としたものを示したが、これらを一つの装置とした
ものでも良い。
ドレス変換部１０とＤＭＡコントローラ２０とを別体の
装置としたものを示したが、これらを一つの装置とした
ものでも良い。
【００２１】さらには、内部に記憶領域，算術論理演算
回路，命令制御回路等を備える１チップのディジタルシ
グナルプロセッサに保存せしめたファームウェアによっ
て、上記仮想ＤＭＡ転送開始アドレス値から物理ＤＭＡ
転送アドレス値を演算させると共に、メモリ４０と入出
力ポート５０とのデータ入出力制御を行わせるようにし
てもよい。
回路，命令制御回路等を備える１チップのディジタルシ
グナルプロセッサに保存せしめたファームウェアによっ
て、上記仮想ＤＭＡ転送開始アドレス値から物理ＤＭＡ
転送アドレス値を演算させると共に、メモリ４０と入出
力ポート５０とのデータ入出力制御を行わせるようにし
てもよい。
【００２２】
【発明の効果】以上説明したように本発明のＤＭＡ転送
用アドレス変換装置付きプロセッサシステムおよびＤＭ
Ａ転送方法では、システム立上げ時に、仮想アドレス値
と物理アドレス値とを変換する予め定められた変換情報
データを、ＣＰＵによって仮想／物理アドレス変換部に
設定しておき、さらにＤＭＡ転送時には、ＣＰＵにより
ＤＭＡコントローラに設定された仮想ＤＭＡ転送開始ア
ドレス値よりＤＭＡコントローラが生成した仮想ＤＭＡ
転送アドレス値を、上記変換情報データによりメモリの
実際の物理ＤＭＡ転送アドレス値に変換するようにし
た。これによりＤＭＡ転送時に、ＣＰＵによる数値演算
で仮想アドレス値を物理アドレス値に変換する必要がな
く、しかも仮想アドレス値のままでＤＭＡ転送開始アド
レス値を設定することが可能となる。また、不連続な物
理アドレス区間にわたるＤＭＡ転送も、従来では仮想ア
ドレス値に基ずき不連続な物理アドレス領域毎にＤＭＡ
転送指示を数度にわたって繰り返し行わねばならなかっ
たものを、本発明では仮想アドレス空間上で連続であれ
ば、ＣＰＵによるアドレス値演算等の介在不用で、しか
も１回のＤＭＡ転送で行うことが可能である。
用アドレス変換装置付きプロセッサシステムおよびＤＭ
Ａ転送方法では、システム立上げ時に、仮想アドレス値
と物理アドレス値とを変換する予め定められた変換情報
データを、ＣＰＵによって仮想／物理アドレス変換部に
設定しておき、さらにＤＭＡ転送時には、ＣＰＵにより
ＤＭＡコントローラに設定された仮想ＤＭＡ転送開始ア
ドレス値よりＤＭＡコントローラが生成した仮想ＤＭＡ
転送アドレス値を、上記変換情報データによりメモリの
実際の物理ＤＭＡ転送アドレス値に変換するようにし
た。これによりＤＭＡ転送時に、ＣＰＵによる数値演算
で仮想アドレス値を物理アドレス値に変換する必要がな
く、しかも仮想アドレス値のままでＤＭＡ転送開始アド
レス値を設定することが可能となる。また、不連続な物
理アドレス区間にわたるＤＭＡ転送も、従来では仮想ア
ドレス値に基ずき不連続な物理アドレス領域毎にＤＭＡ
転送指示を数度にわたって繰り返し行わねばならなかっ
たものを、本発明では仮想アドレス空間上で連続であれ
ば、ＣＰＵによるアドレス値演算等の介在不用で、しか
も１回のＤＭＡ転送で行うことが可能である。
【００２３】このようにＤＭＡ転送を行う際に、ＣＰＵ
による付帯演算関与をハードウェアで肩代わりさせたの
で、ダイナミックかつ複雑なメモリ管理を行うソフトウ
ェアを有するプロセッサシステムにとって、ＤＭＡ起動
に要するオーバヘッド・タイムを減少させることがで
き、システム全体としての処理能力が向上するという効
果もある。
による付帯演算関与をハードウェアで肩代わりさせたの
で、ダイナミックかつ複雑なメモリ管理を行うソフトウ
ェアを有するプロセッサシステムにとって、ＤＭＡ起動
に要するオーバヘッド・タイムを減少させることがで
き、システム全体としての処理能力が向上するという効
果もある。
【図１】本発明の一実施例のブロック構成図。
１ ＤＭＡ起動要求信号 １０ 仮想／物理アドレス変換部 ２０ ＤＭＡコントローラ ３０ ＣＰＵ ４０ メモリ ５０ 入出力ポート ６０ アドレスバス ７０ データバス １０１ データ入力端子 １０２ アドレス値入力端子 １０３ アドレス値出力端子 ２０１ データ入力端子 ２０２ メモリ制御信号出力端子 ２０３ Ｉ／Ｏ制御信号出力端子 ２０４ アドレス値出力端子 ２０５ 信号入力端子 ３０１ アドレス値出力端子 ３０２ データ入出力端子 ４０１ アドレス入力端子 ４０２ データ入出力端子 ４０３ メモリ制御信号入力端子 ５０１ Ｉ／Ｏ制御信号入力端子 ５０２ データ入出力端子
Claims (3)
- 【請求項１】中央制御装置と、主記憶装置と、外部装置
とのデータ入出力を行う入出力ポートと、前記主記憶装
置のデータ読み書き制御と入出力ポートのデータ入出力
制御とを行うと共に、中央制御装置によって設定された
仮想ＤＭＡ転送開始アドレス値から仮想ＤＭＡ転送アド
レス値を演算出力するＤＭＡコントローラとを備えるＤ
ＭＡ転送用アドレス変換装置付きプロセッサシステムに
おいて、 仮想アドレス値を物理アドレス値に変換する変換情報デ
ータを前記中央制御装置より受取り、前記ＤＭＡコント
ローラが出力した仮想ＤＭＡ転送アドレス値を前記変換
情報データによって物理ＤＭＡ転送アドレス値に変換し
て前記主記憶装置へ出力する仮想／物理アドレス変換部
を有することを特徴とするＤＭＡ転送用アドレス変換装
置付きプロセッサシステム。 - 【請求項２】中央制御装置と、主記憶装置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムにおいて、 仮想アドレス値を物理アドレス値に変換する変換情報デ
ータを前記中央制御装置より受取り、かつ中央制御装置
によって設定された仮想ＤＭＡ転送開始アドレス値から
前記変換情報データによって物理ＤＭＡ転送アドレス値
に変換して前記主記憶装置へ出力すると共に、前記主記
憶装置のデータ読み書き制御と前記入出力ポートのデー
タ入出力制御とを行うＤＭＡ転送アドレス変換機能付き
ＤＭＡコントローラを備えることを特徴とするプロセッ
サシステム。 - 【請求項３】中央制御装置と、主記憶装置と、外部装置
とのデータ入出力を行う入出力ポートとを備えるプロセ
ッサシステムに装備したＤＭＡ転送アドレス変換機能付
きＤＭＡコントローラのＤＭＡ転送方法において、 仮想アドレス値を物理アドレス値に変換する変換情報デ
ータを前記中央制御装置より受取るステップと、 前記中央制御装置から受取った仮想ＤＭＡ転送開始アド
レス値をＤＭＡ起動要求があると順次インクリメントし
て仮想ＤＭＡ転送アドレス値を演算して求めるステップ
と、 前記変換情報データによって前記仮想ＤＭＡ転送アドレ
ス値を物理ＤＭＡ転送アドレス値に変換して前記主記憶
装置へ出力するステップと、 前記主記憶装置のデータ読み書き制御と前記入出力ポー
トのデータ入出力制御とを行うステップとを含むことを
特徴とするＤＭＡ転送アドレス変換機能付きＤＭＡコン
トローラのＤＭＡ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27765891A JPH05120205A (ja) | 1991-10-24 | 1991-10-24 | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27765891A JPH05120205A (ja) | 1991-10-24 | 1991-10-24 | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120205A true JPH05120205A (ja) | 1993-05-18 |
Family
ID=17586499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27765891A Pending JPH05120205A (ja) | 1991-10-24 | 1991-10-24 | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519102A (ja) * | 2003-12-24 | 2007-07-12 | インテル・コーポレーション | グラフィックスメモリ・スイッチ |
| JP2008123389A (ja) * | 2006-11-15 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
-
1991
- 1991-10-24 JP JP27765891A patent/JPH05120205A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519102A (ja) * | 2003-12-24 | 2007-07-12 | インテル・コーポレーション | グラフィックスメモリ・スイッチ |
| JP2008123389A (ja) * | 2006-11-15 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| JPH11194995A (ja) | Ｄｒａｍ内蔵マイクロプロセッサ及びｄｒａｍ内蔵マイクロプロセッサのデータ転送方法 | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| JP4592944B2 (ja) | Ｃｐｕインターフェース回路 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JPH05216809A (ja) | Ｄｍａ転送方式 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JP3300214B2 (ja) | 複合演算器 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS63147247A (ja) | デ−タフオ−マツトの変換装置 | |
| JP2002278753A (ja) | データ処理システム | |
| JP2715933B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH1011411A (ja) | 割込み制御システム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH0736665A (ja) | 演算装置 | |
| JPH0756758A (ja) | データ処理装置 | |
| JPH10214237A (ja) | バス制御装置 | |
| JPS61255448A (ja) | メモリアクセス制御装置 | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 | |
| JP2001100991A (ja) | ディジタル信号処理装置 | |
| JPH05257860A (ja) | 情報処理装置 |