JPH05216809A - Dma転送方式 - Google Patents
Dma転送方式Info
- Publication number
- JPH05216809A JPH05216809A JP4020804A JP2080492A JPH05216809A JP H05216809 A JPH05216809 A JP H05216809A JP 4020804 A JP4020804 A JP 4020804A JP 2080492 A JP2080492 A JP 2080492A JP H05216809 A JPH05216809 A JP H05216809A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- dma
- address
- physical
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ソフトウエアによるDMA転送アドレス設定時
に、ソウトウエア自身による仮想/物理アドレス変換処
理を排除し、ソフトウエアの処理軽減を図る。 【構成】CPU30,メモリ40,I/O50,DMA
コントローラ20を有するプロセッサシステムにおい
て、仮想/物理アドレス変換部10は仮想アドレス空間
上で動作するソフトウエアが意識している仮想/物理ア
ドレス変換情報をCPU30から受け取り、DMA転送
開始アドレス設定時に、CPU30から受け取った仮想
DMA転送開始アドレスを仮想/物理アドレス変換情報
により物理転送開始アドレスに変換し、DMAコントロ
ーラ20へ入力する。
に、ソウトウエア自身による仮想/物理アドレス変換処
理を排除し、ソフトウエアの処理軽減を図る。 【構成】CPU30,メモリ40,I/O50,DMA
コントローラ20を有するプロセッサシステムにおい
て、仮想/物理アドレス変換部10は仮想アドレス空間
上で動作するソフトウエアが意識している仮想/物理ア
ドレス変換情報をCPU30から受け取り、DMA転送
開始アドレス設定時に、CPU30から受け取った仮想
DMA転送開始アドレスを仮想/物理アドレス変換情報
により物理転送開始アドレスに変換し、DMAコントロ
ーラ20へ入力する。
Description
【0001】
【産業上の利用分野】本発明はプロセッサシステムのD
MA転送方式に関する。
MA転送方式に関する。
【0002】
【従来の技術】従来、この種のCPU,メモリ,入出力
ポート,DMAコントローラ及び仮想アドレス空間上で
動作するソフトウエアを有するプロセッサシステムにお
いては、メモリはソフトウエアの管理下にあり、そのた
めDMAコントローラへのDMA転送開始アドレスの設
定はソフトウエアが行なっており、その際、ソフトウエ
ア自身が仮想アドレス/物理アドレス変換情報により物
理DMA転送開始アドレスに変換していた。
ポート,DMAコントローラ及び仮想アドレス空間上で
動作するソフトウエアを有するプロセッサシステムにお
いては、メモリはソフトウエアの管理下にあり、そのた
めDMAコントローラへのDMA転送開始アドレスの設
定はソフトウエアが行なっており、その際、ソフトウエ
ア自身が仮想アドレス/物理アドレス変換情報により物
理DMA転送開始アドレスに変換していた。
【0003】
【発明が解決しようとする課題】上述した従来のDMA
転送方式は、DMA転送起動が頻繁に発生するようにな
ると、その都度仮想アドレス/物理アドレス変換処理を
行なわなければならず、全ソフトウエア処理内における
DMA処理のオーバーヘッドが大きくなり、処理能力が
低下するという欠点がある。
転送方式は、DMA転送起動が頻繁に発生するようにな
ると、その都度仮想アドレス/物理アドレス変換処理を
行なわなければならず、全ソフトウエア処理内における
DMA処理のオーバーヘッドが大きくなり、処理能力が
低下するという欠点がある。
【0004】
【課題を解決するための手段】本発明のDMA転送方式
は、CPU,メモリ,入出力ポート,DMAコントロー
ラ及び仮想アドレス空間上で動作するソフトウエアを有
するプロセッサシステムのDMA転送方式において、前
記プロセッサシステムの立ち上げ時に前記ソフトウエア
が意識している仮想アドレス/物理アドレス変換情報を
前記CPUから受け取り、DMA転送開始アドレス設定
時に前記CPUから受け取った仮想DMA転送開始アド
レスを前記仮想アドレス/物理アドレス変換情報により
物理DMA転送開始アドレスに変換する仮想/物理アド
レス変換部を備えている。
は、CPU,メモリ,入出力ポート,DMAコントロー
ラ及び仮想アドレス空間上で動作するソフトウエアを有
するプロセッサシステムのDMA転送方式において、前
記プロセッサシステムの立ち上げ時に前記ソフトウエア
が意識している仮想アドレス/物理アドレス変換情報を
前記CPUから受け取り、DMA転送開始アドレス設定
時に前記CPUから受け取った仮想DMA転送開始アド
レスを前記仮想アドレス/物理アドレス変換情報により
物理DMA転送開始アドレスに変換する仮想/物理アド
レス変換部を備えている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明のDMA転送方式の一実施例を示すブ
ロック図である。
る。図1は本発明のDMA転送方式の一実施例を示すブ
ロック図である。
【0006】アドレスバス60に入力端子102を介し
て仮想/物理アドレス変換部10と、出力端子204を
介してDMAコントローラ20と、出力端子301を介
してCPU30と、入力端子401を介してメモリ40
が相互に接続され、データバス70に入力端子101を
介して仮想/物理アドレス変換部10と、入出力端子3
02を介してCPU30と、入出力端子402を介して
メモリ40と、入出力端子502を介して入出力ポート
(以下I/O)50が相互に接続されており、プロセッ
サシステムの初期設定時にはCPU30から仮想/物理
アドレス変換部10に仮想/物理アドレス変換情報を設
定する。また、仮想/物理アドレス変換部10は出力端
子103を介してDMAコントローラ20と接続され、
アドレス変換後の物理DMA転送開始アドレスをDMA
コントローラ20に指示する。DMAコントローラ20
は出力端子202を介してメモリ40へ、出力端子20
3を介してI/O50へ読出しあるいは書込み指示を行
ない、メモリ−I/O間のDMA転送を制御する。
て仮想/物理アドレス変換部10と、出力端子204を
介してDMAコントローラ20と、出力端子301を介
してCPU30と、入力端子401を介してメモリ40
が相互に接続され、データバス70に入力端子101を
介して仮想/物理アドレス変換部10と、入出力端子3
02を介してCPU30と、入出力端子402を介して
メモリ40と、入出力端子502を介して入出力ポート
(以下I/O)50が相互に接続されており、プロセッ
サシステムの初期設定時にはCPU30から仮想/物理
アドレス変換部10に仮想/物理アドレス変換情報を設
定する。また、仮想/物理アドレス変換部10は出力端
子103を介してDMAコントローラ20と接続され、
アドレス変換後の物理DMA転送開始アドレスをDMA
コントローラ20に指示する。DMAコントローラ20
は出力端子202を介してメモリ40へ、出力端子20
3を介してI/O50へ読出しあるいは書込み指示を行
ない、メモリ−I/O間のDMA転送を制御する。
【0007】電源投入時やCPU30のリセット時に
は、CPU30上で動作を開始したDMA制御ソフトウ
エアは仮想/物理アドレス変換情報をデータバス70を
介して仮想/物理アドレス変換部10の入力端子101
に入力する。この仮想/物理アドレス変換情報は一度設
定されると、再び電源投入やCPU30のリセットが行
なわれない限り再設定の必要はない。
は、CPU30上で動作を開始したDMA制御ソフトウ
エアは仮想/物理アドレス変換情報をデータバス70を
介して仮想/物理アドレス変換部10の入力端子101
に入力する。この仮想/物理アドレス変換情報は一度設
定されると、再び電源投入やCPU30のリセットが行
なわれない限り再設定の必要はない。
【0008】次に、DMA制御ソフトウエアはDMA開
始アドレスをデータバス70を介して仮想/物理アドレ
ス変換部10の入力端子102に入力する。その際、D
MA制御ソフトウエアは転送先あるいは転送元のメモリ
40の物理アドレスを意識する必要はなく、つまりソフ
トウエアによる仮想/物理アドレス変換を行なう必要は
なく、仮想アドレスのままでDMA開始をする。仮想/
物理アドレス変換部10は入力端子102に入力された
仮想DMA開始アドレスを前もって入力端子101に入
力された仮想/物理アドレス変換情報に従って物理DM
A開始アドレスに変換し、DMAコントローラ20の入
力端子201へ入力する。
始アドレスをデータバス70を介して仮想/物理アドレ
ス変換部10の入力端子102に入力する。その際、D
MA制御ソフトウエアは転送先あるいは転送元のメモリ
40の物理アドレスを意識する必要はなく、つまりソフ
トウエアによる仮想/物理アドレス変換を行なう必要は
なく、仮想アドレスのままでDMA開始をする。仮想/
物理アドレス変換部10は入力端子102に入力された
仮想DMA開始アドレスを前もって入力端子101に入
力された仮想/物理アドレス変換情報に従って物理DM
A開始アドレスに変換し、DMAコントローラ20の入
力端子201へ入力する。
【0009】DMA開始アドレスを変更する場合には、
仮想/物理アドレス変換情報を再設定する必要はなく、
上記のように仮想DMA開始アドレスのまま仮想/物理
アドレス変換部10の入力端子102に再入力する。
仮想/物理アドレス変換情報を再設定する必要はなく、
上記のように仮想DMA開始アドレスのまま仮想/物理
アドレス変換部10の入力端子102に再入力する。
【0010】DMA起動要求1がDMAコントローラ2
0の入力端子205へ入力されると、入力端子201か
らの物理DMA開始アドレス及び内部状態に従ってDM
Aアドレスを出力端子204へ出力し、出力端子202
を介してメモリ40へ、また出力端子203を介してI
/O50へ読出しあるいは書込み指示を行ない、メモリ
−I/O間のDMA転送制御を実行する。
0の入力端子205へ入力されると、入力端子201か
らの物理DMA開始アドレス及び内部状態に従ってDM
Aアドレスを出力端子204へ出力し、出力端子202
を介してメモリ40へ、また出力端子203を介してI
/O50へ読出しあるいは書込み指示を行ない、メモリ
−I/O間のDMA転送制御を実行する。
【0011】
【発明の効果】以上説明したように本発明のDMA転送
方式は、CPU,メモリ,I/O,DMAコントローラ
及び仮想アドレス空間上で動作するソフトウエアを有す
るプロセッサシステムにおいて、上記プロセッサシステ
ムの立ち上げ時にソフトウエアが意識している仮想アド
レス/物理アドレス変換情報をCPUから受け取り、D
MA転送開始アドレス設定時にCPUから受け取った仮
想DMA転送開始アドレスを仮想アドレス/物理アドレ
ス変換情報により物理DAM転送開始アドレスに変換す
る仮想/物理アドレス変換部を有することにより、DM
A起動時にソフトウエアは仮想アドレス/物理アドレス
変換する必要がなく、仮想アドレスのままでDMA転送
開始アドレスを設定することが可能となる。
方式は、CPU,メモリ,I/O,DMAコントローラ
及び仮想アドレス空間上で動作するソフトウエアを有す
るプロセッサシステムにおいて、上記プロセッサシステ
ムの立ち上げ時にソフトウエアが意識している仮想アド
レス/物理アドレス変換情報をCPUから受け取り、D
MA転送開始アドレス設定時にCPUから受け取った仮
想DMA転送開始アドレスを仮想アドレス/物理アドレ
ス変換情報により物理DAM転送開始アドレスに変換す
る仮想/物理アドレス変換部を有することにより、DM
A起動時にソフトウエアは仮想アドレス/物理アドレス
変換する必要がなく、仮想アドレスのままでDMA転送
開始アドレスを設定することが可能となる。
【0012】従って、特にダイナミックかつ複雑なメモ
リ管理のためにDMA開始アドレスを頻繁に変更するよ
うなソフトウエアを有するプロセッサシステムにとって
DMA起動に要するオーバーヘッドを減少させることが
でき、システム全体としての処理能力が向上するという
効果を有する。
リ管理のためにDMA開始アドレスを頻繁に変更するよ
うなソフトウエアを有するプロセッサシステムにとって
DMA起動に要するオーバーヘッドを減少させることが
でき、システム全体としての処理能力が向上するという
効果を有する。
【図1】本発明のDMA転送方式の一実施例を示すブロ
ック図である。
ック図である。
1 DMA起動要求 10 仮想/物理アドレス変換部 20 DMAコントローラ 30 CPU 40 メモリ 50 入出力ポート(I/O) 60 アドレスバス 70 データバス
Claims (1)
- 【請求項1】 CPU,メモリ,入出力ポート,DMA
コントローラ及び仮想アドレス空間上で動作するソフト
ウエアを有するプロセッサシステムのDMA転送方式に
おいて、前記プロセッサシステムの立ち上げ時に前記ソ
フトウエアが意識している仮想アドレス/物理アドレス
変換情報を前記CPUから受け取り、DMA転送開始ア
ドレス設定時に前記CPUから受け取った仮想DMA転
送開始アドレスを前記仮想アドレス/物理アドレス変換
情報により物理DMA転送開始アドレスに変換する仮想
/物理アドレス変換部を備えることを特徴とするDMA
転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4020804A JPH05216809A (ja) | 1992-02-06 | 1992-02-06 | Dma転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4020804A JPH05216809A (ja) | 1992-02-06 | 1992-02-06 | Dma転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05216809A true JPH05216809A (ja) | 1993-08-27 |
Family
ID=12037236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4020804A Pending JPH05216809A (ja) | 1992-02-06 | 1992-02-06 | Dma転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05216809A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1619590A1 (fr) * | 2004-07-21 | 2006-01-25 | Stmicroelectronics SA | Procédé de programmation d'un controleur de DMA dans un système sur puce et système sur puce associé |
US7464198B2 (en) | 2004-07-23 | 2008-12-09 | Stmicroelectronics Sa | System on a chip and a method for programming a DMA controller in a system on a chip |
JP2009512919A (ja) * | 2005-10-07 | 2009-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良されたdmac変換メカニズムのためのシステム及び方法 |
JP2013530452A (ja) * | 2010-05-11 | 2013-07-25 | クアルコム,インコーポレイテッド | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
-
1992
- 1992-02-06 JP JP4020804A patent/JPH05216809A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1619590A1 (fr) * | 2004-07-21 | 2006-01-25 | Stmicroelectronics SA | Procédé de programmation d'un controleur de DMA dans un système sur puce et système sur puce associé |
FR2873466A1 (fr) * | 2004-07-21 | 2006-01-27 | St Microelectronics Sa | Procede de programmation d'un controleur de dma dans un systeme sur puce et systeme sur puce associe |
US7467239B2 (en) | 2004-07-21 | 2008-12-16 | Stmicroelectronics Sa | Method and system for programming a DMA controller in a system on a chip, with the DMA controller having source, destination, and size registers |
US7464198B2 (en) | 2004-07-23 | 2008-12-09 | Stmicroelectronics Sa | System on a chip and a method for programming a DMA controller in a system on a chip |
JP2009512919A (ja) * | 2005-10-07 | 2009-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良されたdmac変換メカニズムのためのシステム及び方法 |
JP2013530452A (ja) * | 2010-05-11 | 2013-07-25 | クアルコム,インコーポレイテッド | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
KR101429969B1 (ko) * | 2010-05-11 | 2014-08-14 | 퀄컴 인코포레이티드 | 데이터 값들을 변환 및 저장하기 위한 명령들을 이용하여 써로게이트 메모리 액세싱 에이전트들을 구성하는 방법 |
US8924685B2 (en) | 2010-05-11 | 2014-12-30 | Qualcomm Incorporated | Configuring surrogate memory accessing agents using non-priviledged processes |
JP2015043235A (ja) * | 2010-05-11 | 2015-03-05 | クアルコム,インコーポレイテッド | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05216809A (ja) | Dma転送方式 | |
JPH0628307A (ja) | バス制御装置 | |
JPH05120205A (ja) | Dma転送用アドレス変換装置付きプロセツサシステムおよびdma転送方法 | |
JPH05134960A (ja) | ローカルプロセツシング方式 | |
JPH02176832A (ja) | マイクロコンピュータ | |
JPS6041779B2 (ja) | 入出力プログラム制御装置 | |
JPS6146552A (ja) | 情報処理装置 | |
JP2501393B2 (ja) | 直接メモリアクセス装置 | |
JP2715933B2 (ja) | ダイレクトメモリアクセス制御回路 | |
JPH0713920A (ja) | Dma転送方法 | |
JPS63157365A (ja) | 物理アドレス変換装置 | |
JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
JPH05250251A (ja) | 情報処理装置 | |
JP2002290494A (ja) | モデム | |
JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
JP2000276398A (ja) | Cpu用デ−タ読出し制御装置 | |
JPH0612198A (ja) | プリンター装置制御回路 | |
JPH09269890A (ja) | エンディアン変換方式 | |
JPH05193203A (ja) | 画像矩形dma方式 | |
JPH0855058A (ja) | メモリエリア拡張方法 | |
JPS63147247A (ja) | デ−タフオ−マツトの変換装置 | |
JPH04131931A (ja) | 実アドレスロード命令制御方式 | |
JPH0365735A (ja) | 診断処理代行方式 | |
JP2000215042A (ja) | 制御プログラムの稼動時更新方式 | |
JPH0512181A (ja) | 電子計算機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |