JPH0512181A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH0512181A JPH0512181A JP15932891A JP15932891A JPH0512181A JP H0512181 A JPH0512181 A JP H0512181A JP 15932891 A JP15932891 A JP 15932891A JP 15932891 A JP15932891 A JP 15932891A JP H0512181 A JPH0512181 A JP H0512181A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma
- transferred
- processors
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【構成】プロセッサ２−１，２−２において、ＤＭＡ制
御部２−３，２−５は、直接メモリアクセス方式でデー
タ転送を行う。ＣＰＵ制御部２−４，２−６はバイト単
位、ワード単位およびダブルワード単位のＩ／Ｏ方式で
データ転送を行う。ＤＭＡ方式用のデータ転送メモリエ
リア２−７及びＩ／Ｏ方式用のデータ転送メモリエリア
２−８内のデータが短いときはＣＰＵ制御部２−４，２
−６によりデータ転送を行いデータが長いときはＤＭＡ
制御部２−３，２−５によりデータ転送を行う。 【効果】データ転送を高速で行うことができる。
御部２−３，２−５は、直接メモリアクセス方式でデー
タ転送を行う。ＣＰＵ制御部２−４，２−６はバイト単
位、ワード単位およびダブルワード単位のＩ／Ｏ方式で
データ転送を行う。ＤＭＡ方式用のデータ転送メモリエ
リア２−７及びＩ／Ｏ方式用のデータ転送メモリエリア
２−８内のデータが短いときはＣＰＵ制御部２−４，２
−６によりデータ転送を行いデータが長いときはＤＭＡ
制御部２−３，２−５によりデータ転送を行う。 【効果】データ転送を高速で行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は電子計算機に関し、特に
プロセッサ間でのデータ転送を行う電子計算機に関す
る。
プロセッサ間でのデータ転送を行う電子計算機に関す
る。
【０００２】
【従来の技術】従来の電子計算機において、プロセッサ
間のデータ転送は、ＣＰＵを介在しない直接メモリアク
セス方式（以降ＤＭＡ方式と呼ぶ）のみで行なっている
場合と、ＣＰＵを介在してバイト単位やワード単位やダ
ブルワード単位でデータを転送するＩ／Ｏ方式のみで行
なっている場合とがあった。
間のデータ転送は、ＣＰＵを介在しない直接メモリアク
セス方式（以降ＤＭＡ方式と呼ぶ）のみで行なっている
場合と、ＣＰＵを介在してバイト単位やワード単位やダ
ブルワード単位でデータを転送するＩ／Ｏ方式のみで行
なっている場合とがあった。
【０００３】
【発明が解決しようとする課題】上述した従来の電子計
算機において、ＤＭＡ方式は、ＣＰＵを介在させずにデ
ータ転送が出来るのに対し、Ｉ／Ｏ方式はＣＰＵを介在
しながらデータの転送をするのでＤＭＡ方式の方が早く
データ処理できる。しかしながらＤＭＡ方式により転送
動作するためのパラメータの設定量が、Ｉ／Ｏ方式の場
合よりも多いので転送するデータの長さが短い時には、
ＤＭＡ方式はあまり有効でないという問題点があった。
算機において、ＤＭＡ方式は、ＣＰＵを介在させずにデ
ータ転送が出来るのに対し、Ｉ／Ｏ方式はＣＰＵを介在
しながらデータの転送をするのでＤＭＡ方式の方が早く
データ処理できる。しかしながらＤＭＡ方式により転送
動作するためのパラメータの設定量が、Ｉ／Ｏ方式の場
合よりも多いので転送するデータの長さが短い時には、
ＤＭＡ方式はあまり有効でないという問題点があった。
【０００４】
【課題を解決するための手段】本発明の電子計算機は、
少なくとも２つのプロセッサを有し、前記プロセッサに
は直接メモリアクセス方式でデータ転送を行なうＤＭＡ
制御部と、バイト単位、ワード単位およびダブルワード
単位でデータ転送を行うＣＰＵ制御部とを備え、前記プ
ロセッサ間でデータ転送を行う電子計算機において、デ
ータが短いときは前記ＣＰＵ制御部によりデータ転送を
行ない、前記データが長いときは前記ＤＭＡ制御部によ
りデータ転送を行うことを特徴とする。
少なくとも２つのプロセッサを有し、前記プロセッサに
は直接メモリアクセス方式でデータ転送を行なうＤＭＡ
制御部と、バイト単位、ワード単位およびダブルワード
単位でデータ転送を行うＣＰＵ制御部とを備え、前記プ
ロセッサ間でデータ転送を行う電子計算機において、デ
ータが短いときは前記ＣＰＵ制御部によりデータ転送を
行ない、前記データが長いときは前記ＤＭＡ制御部によ
りデータ転送を行うことを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例の動作説明のためのフローチャートである。
る。図１は本発明の一実施例のブロック図、図２は本実
施例の動作説明のためのフローチャートである。
【０００６】本実施例は少なくとも２つのプロセッサ２
−１，２−２を有し、プロセッサ２−１，２−２には直
接メモリアクセス方式でデータ転送を行うＤＭＡ制御部
２−３，２−５とバイト単位、ワード単位およびダブル
ワード単位でデータ転送を行うＩ／Ｏ方式のＣＰＵ制御
部２−４，２−６と、ＤＭＡ方式用のデータ転送メモリ
エリア２−７及びＩ／Ｏ方式用のデータ転送メモリエリ
ア２−８とを備え、データが短いときはＣＰＵ制御部２
−４，２−６によりデータ転送を行い、データが長いと
きは、ＤＭＡ制御部２−３，２−５によりデータ転送を
行うように構成される。
−１，２−２を有し、プロセッサ２−１，２−２には直
接メモリアクセス方式でデータ転送を行うＤＭＡ制御部
２−３，２−５とバイト単位、ワード単位およびダブル
ワード単位でデータ転送を行うＩ／Ｏ方式のＣＰＵ制御
部２−４，２−６と、ＤＭＡ方式用のデータ転送メモリ
エリア２−７及びＩ／Ｏ方式用のデータ転送メモリエリ
ア２−８とを備え、データが短いときはＣＰＵ制御部２
−４，２−６によりデータ転送を行い、データが長いと
きは、ＤＭＡ制御部２−３，２−５によりデータ転送を
行うように構成される。
【０００７】次に本実施例の動作について説明すると、
ステップＳ１において、データ転送を行う事象が発生す
ると、ＤＭＡ方式を動作させるためのパラメータを設定
する時間と、Ｉ／Ｏ方式でデータを転送する時間とを比
較する。ステップ３においてＩ／Ｏ方式でデータを転送
する時間の方が早いと判断した時はステップＳ３のＩ／
Ｏ方式でデータを転送し、ＤＭＡ方式の方が早いと判断
した時は、ステップＳ４のＤＭＡ方式でデータを転送す
る判断ロジックを有するソフトウェアを備えている。
ステップＳ１において、データ転送を行う事象が発生す
ると、ＤＭＡ方式を動作させるためのパラメータを設定
する時間と、Ｉ／Ｏ方式でデータを転送する時間とを比
較する。ステップ３においてＩ／Ｏ方式でデータを転送
する時間の方が早いと判断した時はステップＳ３のＩ／
Ｏ方式でデータを転送し、ＤＭＡ方式の方が早いと判断
した時は、ステップＳ４のＤＭＡ方式でデータを転送す
る判断ロジックを有するソフトウェアを備えている。
【０００８】このようにするとデータを転送する前にそ
のデータの長さをチェックし、ＤＭＡ方式を行うための
パラメータ設定時間よりも、そのデータのをＩ／Ｏ方式
で転送する処理時間の方が早いと判断した時は、Ｉ／Ｏ
方式の制御とし、それ以外はＤＭＡ方式の制御とするこ
とができる。
のデータの長さをチェックし、ＤＭＡ方式を行うための
パラメータ設定時間よりも、そのデータのをＩ／Ｏ方式
で転送する処理時間の方が早いと判断した時は、Ｉ／Ｏ
方式の制御とし、それ以外はＤＭＡ方式の制御とするこ
とができる。
【０００９】
【発明の効果】以上説明したように本発明は、プロセッ
サ間のデータ転送のときＤＭＡ方式とＩ／Ｏ方式とを転
送するデータの長さにより使い分けることにより、デー
タ転送が高速に行えるという効果がある。
サ間のデータ転送のときＤＭＡ方式とＩ／Ｏ方式とを転
送するデータの長さにより使い分けることにより、デー
タ転送が高速に行えるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の動作説明のためのフローチャートで
ある。
ある。
２−１，２−２ 第１と第２のプロセッサ ２−３，２−５ ＤＭＡ制御部 ２−４，２−６ ＣＰＵ制御部 ２−７，２−８ データ転送メモリエリア ２−９ プロセッサ間のバス
Claims (1)
- 【特許請求の範囲】 【請求項１】 少なくとも２つのプロセッサを有し、前
記プロセッサには直接メモリアクセス方式でデータ転送
を行なうＤＭＡ制御部と、バイト単位、ワード単位およ
びダブルワード単位でデータ転送を行うＣＰＵ制御部と
を備え、前記プロセッサ間でデータ転送を行う電子計算
機において、データが短いときは前記ＣＰＵ制御部によ
りデータ転送を行ない、前記データが長いときは前記Ｄ
ＭＡ制御部によりデータ転送を行うことを特徴とする電
子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15932891A JPH0512181A (ja) | 1991-07-01 | 1991-07-01 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15932891A JPH0512181A (ja) | 1991-07-01 | 1991-07-01 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512181A true JPH0512181A (ja) | 1993-01-22 |
Family
ID=15691416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15932891A Pending JPH0512181A (ja) | 1991-07-01 | 1991-07-01 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020105358A1 (ja) * | 2018-11-19 | 2020-05-28 | オムロン株式会社 | 制御システムおよび制御装置 |
-
1991
- 1991-07-01 JP JP15932891A patent/JPH0512181A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020105358A1 (ja) * | 2018-11-19 | 2020-05-28 | オムロン株式会社 | 制御システムおよび制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0512181A (ja) | 電子計算機 | |
| JP2000010910A (ja) | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JP2524673B2 (ja) | 直接メモリアクセス装置 | |
| JP2928036B2 (ja) | 論理半導体集積回路 | |
| KR950009572B1 (ko) | 고속 중형 컴퓨터에서 고속 온라인 백업 방법 | |
| JPH02307123A (ja) | 計算機 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH0310362A (ja) | データ転送方法 | |
| JPH0231265A (ja) | Ｄｍａ制御装置 | |
| JPH06301641A (ja) | 電子計算機 | |
| JPS60191374A (ja) | 画像処理装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS61286956A (ja) | デ−タ処理装置 | |
| JPH0468458A (ja) | データ通信処理装置 | |
| JPH04169953A (ja) | コンピュータシステム | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH0322163A (ja) | コンピュータシステム | |
| JPH01292451A (ja) | 情報処理装置 |