JPH03182945A - 主記憶内データ転送方式 - Google Patents

主記憶内データ転送方式

Info

Publication number
JPH03182945A
JPH03182945A JP32139489A JP32139489A JPH03182945A JP H03182945 A JPH03182945 A JP H03182945A JP 32139489 A JP32139489 A JP 32139489A JP 32139489 A JP32139489 A JP 32139489A JP H03182945 A JPH03182945 A JP H03182945A
Authority
JP
Japan
Prior art keywords
program
data transfer
data
area
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32139489A
Other languages
English (en)
Inventor
Tadashi Kawamata
川又 忠史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32139489A priority Critical patent/JPH03182945A/ja
Publication of JPH03182945A publication Critical patent/JPH03182945A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機システムにおいて、データを主記憶
内で転送する処理に係り、特に大量のデータを転送する
場合に好適な主記憶内データ転送方式に関する。
〔従来の技術〕
一般に、主記憶内データ転送はプログラム実行が可能な
演算装置を使って、他の命令と逐次的に実行されるのが
普通である。そして、データ転送に要する時間は転送す
るデータの量が多くなるのに応じて増加する。従って大
量のデータ転送を必要とするプログラムは、実行時間が
長くなる。また、演算装置を長時間占有するためシステ
ム全体の処理性能に悪影響を与える場合がある。
・ 2 ・ 従来の電子計算機システムでは、外部記憶装置とのデー
タ転送、つまり入出力に関しては、チャネルと呼ばれる
入出力専用処理装置が存在し、入出力とプログラム実行
とを並行して実行することが可能である。そして、入出
力が完了すると入出力完了割込みと呼ばれる動作を契機
に、オペレーティングシステムに制御が渡り、入出力完
了処理を行った後、プログラムをその優先順位に従って
実行させている。
また、仮想記憶方式を使用する電子計算機システムでは
、主記憶を有効利用するために、各プログラムに割当て
る領域をページと呼ばれる一定の大きさ(例えば4キロ
バイト)に分割し、アクセスされていないページは外部
記憶装置に格納している。そして上記プログラムが主記
憶に存在しないページをアクセスしようとすると、ペー
ジ不在割込みが発生し、オペレーティングシステムに制
御が渡り、該ページを外部記憶装置から入力するために
チャネルを起動する。そして該入力が完了すると該プロ
グラムが実行可能となる。
・ 3 ・ 〔発明が解決しようとする課題〕 上記従来技術は、主記憶内のデータ転送を伴うプログラ
ムの実行が、上記データ転送処理と逐次的に実行される
点について配慮がされておらず、上記プログラムの実行
時間が長くなる問題があった。
また、上記従来技術は、主記憶内のデータ転送が長時間
演算装置を占有する点について配慮がされておらず、主
記憶内データ転送が電子計算機システムの処理性能を劣
化させる問題があった。
本発明の目的は、主記憶内のデータ転送を伴うプログラ
ムの実行時間を短縮すること、および主記憶内のデータ
転送を実行している電子計算機システムの処理性能を向
上させることにある。
〔課題を解決するための手段〕
主記憶内データ転送を伴うプログラムの実行時間を短縮
するために、プログラムを実行する演算装置の他にデー
タ転送を行う処理装置を備え、プログラム実行とデータ
転送を並行して行うようにした。また、上記演算装置と
処理装置とが同一の・ 4 ・ 領域をアクセスすることを防ぐために、データ転送が完
了していない領域をアクセスしようとするプログラムを
検出する領域管理手段と、そのプログラムを中断させ他
のプログラムを実行させるプログラム切換え手段と、デ
ータ転送完了後に中断されたプログラムを実行させるス
ケジュール手段とを備えるようにした。さらに、実行時
間短縮の効果を大きくするために、複数のデータ転送処
理装置を備え、複数の領域のデータ転送を並列に行える
ようにしたものである。
また、上記のデータ転送処理装置を備えることにより、
演算装置の負荷が軽減され、処理性能が向上する。
〔作用〕
1つまたは複数の処理装置を使って主記憶内データ転送
をプログラム実行と並行して実行することによって、従
来プログラム実行と主記憶内データ転送とを逐次的に行
っていた電子計算機システムに比べ、プログラム実行時
間が短縮できる。
従来は演算装置で行っていた主記憶内データ転・ 5 
・ 送を他の処理装置で実行することにより演算装置の負荷
を軽減できる。
上記のようにプログラム実行と主記憶内データ転送を並
行して行う場合には、プログラム実行による主記憶内領
域アクセスとデータ転送による主記憶内領域更新とを逐
次化しなければならない。
上記逐次化は、プログラム実行によってアクセスされる
領域がデータ転送によって転送される領域であるか否か
を判定する領域管理手段と、転送される領域である場合
に該プログラムを中断させるプログラム切換え手段と、
中断されたプログラムをデータ転送完了後にその優先順
位に従って実行させるスケジュール手段によって実現で
きる。
〔実施例〕
以下、本発明の1実施例を詳細に説明する。
第1図は、本発明を適用した電子計算機システムの1実
施例を示す構成図であり、第2図は、本発明に係る電子
計算機システムで実行されるプログラムの命令列の一部
を示すフローチャートであり、第3図は上記プログラム
によって転送される自d=;;・ 主記憶内の領域と領域管理テーブルを示す。
第工図において、]−は演算装置であり、プロゲラ11
の実行をする。2は主記憶内のデータ転送制御装置であ
り、処理装置(1)〜(4)を制御する。
21〜24は処理装置であり、データ転送をする。
3は領域管理装置であり、次にアクセスされる領域がデ
ータ転送実行中の領域であるか判定する。
4は主記憶装置である。
第2図において、101はデータ転送命令であり、A番
地からの8192バイトをB番地からの8192バイj
・に転送する命令である。103は上記データ転送命令
で更新される領域をアクセスする命令である。
第3図において、201はA番地から始まる8■92バ
イトの領域であり、202はB番地から始まる8工92
バイトの領域である。203は領域管理テーブルであり
主記憶を一定の大きさ(実施例では4096バイト)の
ブロックに分割し、各ブロックに対応して、Sフラグ、
Dフラグ。
Wフラグの3つのビットを持つ。Sフラグが1で7 ・ あるとそのブロックが転送元であることを示し、Dフラ
グが1であるとそのブロックが転送先であることを示し
、Wフラグが1であるとそのブロックの転送終了を待っ
ているプログラムが存在することを示す。
以下、第2図に示すプログラムの実行に伴って第1図に
示す電子計算機システムがどのように動作するかを記す
演算装置がデータ転送命令(1,01)を検出すると、
ブロックAl、A2に対応するSフラグがlに。
ブロックBl、B2に対応するDフラグが1に設定され
る。上記フラグの設定が終ると、演算装置はデータ転送
命令以降の命令を実行し、データ転送制御装置は処理装
置(LL (2)21 、22を起動する。処理装置(
1)21はブロックA1のデータをブロックB1に転送
し、処理装置(2)22はブロックA2のデータをブロ
ックB2に転送する。
ここでまず演算装置がデータ転送中の領域をアクセスす
る命令(103)を検出する前にデータ転送が完了した
場合の動作を述べる。この場合はデー・ 8 ・ 夕転送が完了すると各処理装置はWフラグがOであるこ
とを確認し、ブロックAI、A2のSフラグとブロック
Bl、B2のDフラグを全て0にクリアして処理を終了
する。演算装置はそのまま実行を続ける。
次にデータ転送が完了する前に演算装置が領域Bをアク
セスする命令(103)を検出した場合の動作を述べる
。この場合、領域管理装置によりブロックB1のDフラ
グが1であることが検知され、領域不当割込みが発生し
、オペレーティングシステムに制御が渡る。オペレーテ
ィングシステムは、ブロックB1のWフラグを1に設定
し、実行中であったプログラムを待ち状態にし、他のプ
ログラムに制御を渡す。その後、データ転送が完了する
と、処理装置(1)21はブロックB1のWフラグが1
であることを検知し、データ転送完了割込みを発生させ
、オペレーティングシステムに制御を渡す。この場合も
SフラグおよびDフラグはOにクリアする。制御を渡さ
れたオペレーティングシステムは、Wフラグを0にクリ
アし、データ転送完了を待っていたプログラムを実行可
能状態にし、その優先順位に応じて、次に実行すべきプ
ログラムを決め、制御を渡す。
この実施例によれば、データ転送とデータ転送に無関係
な命令群(102)が並行して実行できるのでプログラ
ム実行時間が短縮できる。またデータ転送命令(101
)を演算装置では実行しないので、演算装置の負荷が軽
減できる。
本実施例では領域管理テーブルにおいて、転送元と転送
先とで別フラグを設けたが、これは転送先は参照も更新
も不可で転送先は参照だけならば可能だからである。別
フラグとせずに1つのフラグとし、転送元であっても参
照も更新も不可とすることもできる。こうすれば領域管
理テーブルの大きさを小さくできる。
本実施例ではデータ転送を専用の処理装置で実行する方
式としたが、多重演算装置システムで、他の演算装置で
実行する方式ともできる。
本実施例で説明した各々の処理は、ハードウェアで実現
することもソフトウェア(オペレーティングシステム)
で実現することもできる。
〔発明の効果〕
本発明によれば、プログラム実行と主記憶内データ転送
を並行して行なえるので、主記憶内データ転送を伴うプ
ログラムの実行時間短縮の効果がある。また、従来演算
装置で実行していた主記憶内データ転送を他の処理装置
で実行するので、演算装置の負荷を軽減し、電子計算機
システムの処理性能向上の効果がある。
【図面の簡単な説明】
第1図は本発明を適用した電子計算機システムのl実施
例を示す構成図、第2図は本発明に係る電子計算機シス
テムで実行されるプログラムの命令列の一部を示すフロ
ーチャート図、第3図は上記プログラムによって転送さ
れる主記憶内の領域と領域管理テーブルを示す図である
。 1・・・演算装置。 2・・・データ転送制御装置。 21・・・処理装置(1)、    22・・・処理装
置(2)。 3・・・領域管理装置、   4・・・主記憶装置。 203・・・領域管理テーブル。

Claims (1)

  1. 【特許請求の範囲】 1、プログラム実行が可能な演算装置と、主記憶内デー
    タ転送が可能な処理装置とを有する電子計算機システム
    において、上記演算装置がアクセスする主記憶内の領域
    が上記処理装置によるデータ転送実行中の領域であるか
    否かを判定する領域管理手段と、 上記領域管理手段が、該領域はデータ転送実行中である
    と判定した場合に、上記演算装置で実行中のプログラム
    の実行を中断させ、他のプログラムを実行させるプログ
    ラム切換え手段と、上記プログラム切換え手段によって
    実行を中断されたプログラムとを、上記処理装置がデー
    タ転送を完了した後で、その優先順位に従って実行させ
    るスケジュール手段とを具備したことを特徴とする主記
    憶内データ転送方式。 2、上記主記憶内データ転送が可能な処理装置を複数固
    有し、それらの処理装置が主記憶の任意の領域から任意
    の領域へのデータ転送を独立に並行して実行可能とした
    ことを特徴とする特許請求の範囲第1項記載の主記憶内
    データ転送方式。
JP32139489A 1989-12-13 1989-12-13 主記憶内データ転送方式 Pending JPH03182945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32139489A JPH03182945A (ja) 1989-12-13 1989-12-13 主記憶内データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32139489A JPH03182945A (ja) 1989-12-13 1989-12-13 主記憶内データ転送方式

Publications (1)

Publication Number Publication Date
JPH03182945A true JPH03182945A (ja) 1991-08-08

Family

ID=18132059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32139489A Pending JPH03182945A (ja) 1989-12-13 1989-12-13 主記憶内データ転送方式

Country Status (1)

Country Link
JP (1) JPH03182945A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012639A1 (fr) * 1996-09-20 1998-03-26 Hitachi, Ltd. Systeme informatique
JP2007172609A (ja) * 2005-12-22 2007-07-05 Internatl Business Mach Corp <Ibm> 効率的かつ柔軟なメモリ・コピー動作

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012639A1 (fr) * 1996-09-20 1998-03-26 Hitachi, Ltd. Systeme informatique
US6298355B1 (en) * 1996-09-20 2001-10-02 Hitachi, Ltd. Computer system
JP2007172609A (ja) * 2005-12-22 2007-07-05 Internatl Business Mach Corp <Ibm> 効率的かつ柔軟なメモリ・コピー動作

Similar Documents

Publication Publication Date Title
JP3433385B2 (ja) 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法
EP1503292B1 (en) DMA controller with bus occupation time limitation and sets of DMA parameters for a plurality of logical processors
JP5040050B2 (ja) 複数チャネルdmaコントローラおよびプロセッサシステム
JPH03182945A (ja) 主記憶内データ転送方式
JPS59218569A (ja) マイクロ・コンピユ−タ
JP2744152B2 (ja) データ駆動型データ処理装置
JPS6352240A (ja) デ−タ処理装置
JPS6273335A (ja) スタツク管理方式
JPS62125437A (ja) 付加プロセツサの制御方法
JPS59144955A (ja) 情報処理装置
JP2872042B2 (ja) 共有メモリアクセス方式
JPH0433028A (ja) 拡張記憶装置の制御方法
JPS5942331B2 (ja) プロセツサソウチノセイギヨホウシキ
JPH0391055A (ja) ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置
JPH0333954A (ja) 情報処理装置
JPH04302352A (ja) マルチプロセッサシステム
JPH0444131A (ja) 複数os走行システムにおけるプロセッサ間通信の実行装置および方法
JPS6394339A (ja) 仮想計算機システム
JPH04195540A (ja) 割り込み処理方式
JPH03179532A (ja) コンピュータ装置
JPS58142451A (ja) 割込制御方式
JPS62164134A (ja) ハ−ドウエアスタツク制御方式
JPS6155741A (ja) 演算処理装置
JPH0298744A (ja) 割込み処理方式
JPH0318936A (ja) リカーシブ仮想計算機の入出力実行装置