JPH0444131A

JPH0444131A - 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法

Info

Publication number: JPH0444131A
Application number: JP14999190A
Authority: JP
Inventors: Toshiharu Tanaka; 俊治田中; Hidenori Umeno; 梅野　英典; Taro Inoue; 太郎井上; Masatoshi Haraguchi; 原口　政敏; Makoto Yamagata; 良山縣
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-06-11
Filing date: 1990-06-11
Publication date: 1992-02-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数ＯＳ走行システム内のＯＳが発行したプ
ロセッサ間通信命令に起因する外部割込みを実行するの
に好適な複数ＯＳ走行システムにおけるプロセッサ間通
信の実行装置および方法に関する。

〔従来の技術〕

仮想計算機システム（Ｖ　Ｍ　Ｓ　：　Ｖｉｒｔｕａｌ
　ＭａｃｈｉｎｅＳｙｓｔｅｍ）は、特開昭５７−２１
２６８０号公報に記載されているように、１台の計算機
（実計算機）上で複数の論理的な計算機である仮想計算
機（ＶＭ　：Ｖｉｒｔｕａｌ　Ｍａｃｈｉｎｅ）を実現
し、仮想計算機制御プログラム（Ｖ　Ｍ　ＣＰ　：　Ｖ
ｉｒｔｕａｌ　Ｍａｃｈｉｎｅ　ＣｏｎｔｒｏｌＰｒｏ
ｇａｍ）の制御の下で各仮想計算機上のオペレーティン
グ０システム（ＯＳ　：　Ｏｐｅｒａｔｉｎｇ　Ｓｙｓ
ｔｅｍ）の走行を可能とする。この実計算機を構成する
命令処理装置（実プロセッサ）は、１台でもよいし、複
数であってもよい。また、仮想計算機を構成する論理的
な命令処理装置（仮想プロセッサ）も、１台でもよいし
、複数であってもよい。しかしながら、実計算機を構成
する実プロセッサの数は、処理能力を向」ニさせるため
に増加する傾向に有る。

これに伴い、複数の仮想プロセッサを有する仮想計算機
も広く使用されつつある。複数の実プロセフサ間の通信
命令として、従来よりプロセッサ間通信命令（Ｓ　Ｉ　
Ｇ　Ｐ　：　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）があ
る。

このＳ　ＩＧＰ命令は、第１のプロセッサで実行するこ
とにより、命令で指定した第２のプロセッサに外部割込
みを発生させる機能を持つ。

従来、仮想計算機上のＯＳが発行したＳ　Ｉ　Ｇ　Ｉ）
命令、および、命令で指定された宛先の仮想プロセッサ
に対する外部割込みは、仮想計算機制御プログラムがシ
ミュレーションを行なっていた。このシミュレーション
に関するオーバヘッドを削減するため、特開昭６４−３
７６３５号公報は、複数の仮想プロセッサを有する仮想
計算機において５ＩＧＰ命令を効率良く実行するための
装置を開示している。

すなわち、特開昭６４−３７６３５号公報では、仮想プ
ロセッサ毎に外部割込みの保留を示すベンディングテー
ブルを設け、第１の仮想プロセッサが第２の仮想プロセ
ッサに５ＩＧＰ命令を発行した場合、第２の仮想プロセ
ッサに対応するベンディングテーブルに割込みの保留を
表示する。そして、第２の仮想プロセッサの起動時に、
対応するペンディングテーブルの割込み保留情報をハー
ドウェアに設定する。このようにして、第２の仮想プロ
セッサに対して実行された５ＩＧＰ命令に起因する外部
割込みを、仮想計算機制御プログラムが介在することな
く実行可能となる。

〔発明が解決しようとする課題〕

上記特開昭６４−３７６３５号公報に開示された従来技
術は、仮想計算機制御プログラムが介在することなく仮
想計算機上のＯＳが発行した５ＩＧＰ命令およびこれに
起因する外部割込みを実行できる点で良い。しかしなが
ら、上記従来技術には以下の課題がある。

前記ベンディングテーブルに保持される割込み保留情報
のハードウェアへの設定は、仮想プロセッサの起動時に
しか行なわれない。このため、第２の仮想プロセッサが
実プロセッサで走行中の場合、タイムスライス等により
一旦第２の仮想プロセッサの走行が中断され、その後節
２の仮想プロセッサが再起動されるまで、第２の仮想プ
ロセッサには第１の仮想プロセッサによる割込み要求が
通知されない。このように、前記従来技術では、第２の
仮想プロセッサへの割込みが不当に遅れる。

本発明の目的は、５ＩＧＰ命令に起因する外部割込みを
不当に遅らすことなく、また、仮想計算機制御プログラ
ムが介在することなく仮想プロセッサに実行可能な仮想
計算機システムを提供することにある。

〔課題を解決するための手段〕

上記課題を解決するために、１つ以上の実プロセッサを有する１台の計算機上で、各
々に１つ以上の仮想プロセッサが割当てられている複数
のＯＳが走行する複数ＯＳ走行システムにおいて、前記複数の内のあるＯＳが第１の仮想プロセッサで発行
した同一ＯＳに割当てられた第２の仮想プロセッサへの
プロセッサ間通信命令に応じて、前記第２の仮想プロセ
ッサに外部割込みを保留する保留手段と、前記１つ以上の実プロセッサの内の実プロセッサで走行
中の仮想プロセッサにおける外部割込み保留の有無を定
期的に判定する判定手段と、前記判定手段が外部割込み
保留を検知し、かつ、前記走行中の仮想プロセッサが外
部割込み可能であることに応じて、前記仮想プロセッサ
に外部割込みを実行する実行手段を有する。

また、前記複数のＯＳ走行を制御する仮想計算機制御プ
ログラムは、前記１つ以上の実プロセッサのどの実プロセッサにおい
ても走行中でない仮想プロセッサにおける前記外部割込
みの保留の有無を定期的に判定するステップと、前記外部割込みを保留する仮想プロセッサをディスパッ
チするステップを有する。

〔イ乍用〕

仮想計算機上のＯＳが、第２の仮想プロセッサに外部割
込みを要求するＳ　ＩＧＰ命令を第１の仮想プロセッサ
で発行すると、保留手段は第２の仮想プロセッサに外部
割込みを保留する。この後の処理は、第２の仮想プロセ
ッサが実プロセッサ上で走行中か否かによって次のよう
に行なわれる。

（１）第２の仮想プロセッサが実プロセッサ上で走行中
の場合判定手段は、第２の仮想プロセッサにおける外部割込み
保留の有無を定期的に判定し、その結果、外部割込み保
留を検知する。その後、第２の仮想プロセッサが外部割
込み可能であることに応じて、実行手段は第２の仮想プ
ロセッサに外部割込みを実行する。

（２）第２の仮想プロセッサが実プロセッサ上で走行し
ていない場合仮想計算機制御プログラムは、実プロセッサ上で走行し
ていない仮想プロセッサにおける外部割込み保留の有無
を定期的に判定し、外部割込みを保留する第２の仮想プ
ロセッサをディスパッチする。ディスパッチ後、（１）
の場合と同様にして、判定手段は、外部割込み保留を検
知する。その後、第２の仮想プロセッサが外部割込み可
能であることに応じて、実行手段は第２の仮想プロセッ
サに外部割込みを実行する。

以」二のようにして、５ＩＧＰ命令に起因する外部側込
みを不当に遅らすことなく、また、仮想計算機制御プロ
グラムが介在することなく仮想プロセッサに実行可能な
仮想計算機システムを堤供することができる。

〔実施例〕

以下、本発明の実施例を図に用いて詳細に説明する。

第１図は、本発明を適用した仮想計算機システムの構成
図である。第１図において、１００は実プロセッサ（命
令処理装置）、２００は主記憶装置である。第１図には
、１台の実プロセッサ１００しか記述していないが、実
プロセッサ１００と同し構成を持つ複数の実プロセッサ
が主記憶装置２００に接続されていてもよい。

実プロセッサ１００は、プログラム状態語（Ｐ　Ｓ　Ｗ
　：　Ｐｒｏｇｒａｍ　５ｔａｔｕｓ　Ｗｏｒｄ）　１
１０の命令アドレスフィールド（Ｎ　Ｉ　Ａ　：　Ｎｅ
ｘｔ　Ｉｎ５ｔｒｕｃｔｉｏｎＡｄｄｒｅｓｓ）がアド
レスを保持する主記憶１００上の命令を取り出す命令フ
ェッチ回路１１５．フェッチした命令を保持する命令レ
ジスタ１２０．命令レジスタ１２０内の命令コードをデ
コードする命令デコーダ１２５．デコードした命令を実
行する命令実行回路１３０．１６個のレジスタから構成
される汎用レジスタ１３５．現在実プロセッサ１００で
走行中の仮想プロセッサの走行を制御するテーブルであ
り後述する状態記述子（ＳＤ：５ｔａｔｅ　Ｄｅｓｃｒ
ｉｐｔｉｏｎ）　２４０のアドレスを保持する状態記述
子アドレスレジスタ（ＳＤアドレスレジスタ）１４０．
タイマ１４５．走行中の仮想プロセッサに５ＩＧＰ命令
による外部割込みが保留されているか否かを判定する外
部割込み保留判定回路１５０．プログラム状態語ＰＳＷ
ＩＩＯ内の外部割込みマスク（Ｅ）と第Ｏ制御レジスタ
１５５内の割込みサブマスクとにより走行中の仮想プロ
セッサが５ＩＧＰ命令による外部割込みを受付は可能か
否かを判定するためのＡＮＤ回路１６０、走行中の仮想
プロセッサが５ＩＧＰ命令による外部割込みを保留した
状態で外部割込み受は付は可能であることを割込み実行
回路１７０に通知するＡＮＤ回路１６５．外部割込み保
留判定回路１５０を定期的に起動するか否かを指示する
起動指示ビット１７５から構成される。

また主記憶装置２００には、仮想計算機ＶＭＩにとって
の主記憶装置２０５．仮想計算機ＶＭ２にとっての主記
憶装置２１０．各仮想計算機の走行を制御する仮想計算
機制御プログラム（ＶＭＣＰ）２１５がある。

さらに仮想計算機制御プログラムＭＭＣＰ２１５には、
仮想計算機ＶＭＩの制御テーブル２２０．仮想計算機Ｖ
Ｍ２の制御テーブル２２５．各仮想計算機の制御テーブ
ルを定期的に監視して各仮想プロセッサの走行優先順位
を更新する状態判定プログラム２３０．走行優先順位に
従って仮想プロセッサを選択し、起動するディスパッチ
ャ２３５がある。。

各仮想計算機の制御テーブルの状態記述子５Ｄ２４０は
、特開昭５７−２１２６８０号公報に開示された解釈実
行開始（Ｓ　Ｉ　Ｅ　：　５ｔａｒｔ　Ｉｎｔｅｒｐｒ
ｅｔｉｖｅ　Ｅｘｅｃｕｔｉｏｎ）命令のオペランドで
ある。この状態記述子５Ｄ２４０は、仮想計算機を構成
する仮想プロセッサ毎にあり、仮想プロセッサのレジス
タ退避エリアおよび仮想計算機内でこの仮想プロセッサ
をアドレス付けする仮想プロセッサ番号（Ｖ　Ｐ　Ｎ　
Ｏ：　Ｖｊｒｔｕａ］Ｐｒｏｃｅｓｓｏｒ　Ｎｕｍｂｅ
ｒ）のフィールド等を有する・本実施例では、仮想計算
機ＶＭＩは状態記述子５Ｄ２４０−１が状態を保持する
１台の仮想プロセッサを有し、仮想計算機ＶＭ２は状態
記述子５Ｄ２４０−２および２４０−３が各々状態を保
持する２台の仮想プロセッサを有するものとする。

さらに、仮想計算機を構成する仮想プロセッサの数が複
数のとき、仮想Ｈ１算機内の各状態記述子５Ｄ２４０−
ｉは共通の外部割込み保留テーブル２４５を指す。本実
施例では、仮想計算機は２台としたが、３台以上あって
もよく、また、１台の仮想計算機に３台以上の仮想プロ
セッサがあってもよい。

外部割込み保留テーブル２４５は、第１図に示すように
、仮想プロセッサ番号（ＶＰＮＯ）に対応したエントリ
からなり、各エントリは１のときに対応する仮想プロセ
ッサが存在することを示す有効ピッｈ（Ｖ）、１のとき
に対応する仮想プロセッサに５ＩＧＰ命令に起因する外
部割込みの保留があることを示す保留ビット（Ｐ）、お
よび、保留ビット（Ｐ）が１のときに５ＩＧＰ命令をこ
の仮想プロセッサに発行した仮想プロセッサの仮想プロ
セッサ番号（ＶＰＮＯ）を保持する発行元ＶＰＮ○の各
フィールドから構成される。例えば、外部割込み保留テ
ーブル２４５の第Ｏエントリの有効ビット（Ｖ）が１、
保留ビット（Ｐ）が１、発行元ＶＰＮ○が１のとき、こ
の仮想計算機には、少なくとも仮想プロセッサ番号（Ｖ
ＰＮＯ）がＯと１の仮想プロセッサがあり、仮想プロセ
ッサ番号（ＶＰＮＯ）が１の仮想プロセッサが仮想プロ
セッサ番号（ＶＰＮＯ）が０の仮想プロセッサに対して
５ｊＧＰ命令を発行したことにより、仮想プロセッサ番
号（ＶＰＮＯ）がＯの仮想プロセッサに外部割込みが保
留された状態であることを示す。

次に本発明の実施例を、（＋）ＯＳが発行した５ＩＧＰ命令の処理、（２）ＯＳ
への外部割込みの処理、（３）仮想計算機制御プログラムの処理、に分けて説明
する。

（１）ＯＳが発行した５ＩＧＰ命令の処理本実施例では
、５ＩＧＰ命令の発行元の仮想プロセッサが実プロセッ
サ上で走行中か否かに関わらず、５ＩＧＰ命令を実行す
る実プロセッサが５ＩＧＰ命令発行先の仮想プロセッサ
に対応する外部割込み保留テーブル２４５に外部割込み
の保留し、５ＩＧＰ命令発行元の仮想プロセッサの仮想
プロセッサ番号（ＶＰＮＯ）の登録を行なう点に特徴が
有る。

第１図、第２図及び第５図を用いて、仮想計算機ＶＭ２
上のＯＳが仮想プロセッサ番号（ＶＰＮＯ）がＯの仮想
プロセッサにおいて発行した５ＩＧＰ命令を実プロセッ
サ１００がどのように処理するかを説明する。

（ｉ）まず、解釈実行開始（ＳＩＥ）命令により、仮想
計算機ＶＭ２上の仮想プロセッサ番号（ＶＰＮＯ）Ｏの
仮想プロセッサが実プロセッサ１００上で走行開始後、
仮想計算機ＶＭ２上のＯＳが５ＩＧＰ命令の実行を要求
すると、命令フェッチ回路１１５は、５ＩＧＰ命令を命
令レジスタ１２０に格納する。その後、本発明により拡
張された命令実行回路１３０（第５図）の外部要求判定
回路１３１は、命令レジスタ１２０から送られた第２オ
ペランドアドレス（ペースレジスタＢ２および変位Ｄ２
）が示す副指令コードの値により外部要求か否かを判定
（ステップ１２００）する。

外部要求以外の５ＩＧＰ命令の場合、外部要求判定回路
１３１は命令割り出し回路１３６を起動する。、命令割
り出し回路１３６は、プログラム状態語ＰＳｌｄｌｌＯ
内の命令アドレス（Ｎ　Ｉ　Ａ）フィールドに仮想計算
機制御プログラムＶＭＣＰ２１．５の命令アドレスを設
定し、ＶＭの実行をインタセプションする（ステップ１
２１０）。インタセプション後、仮想計算機制御プログ
ラムＶＭＣＰ２１５が外部要求以外の５ＩＧＰ命令のシ
ミュレーションを行なう。

外部要求の場合、仮想プロセッサ存在判定口路１３２を
起動しくｉｉ）へ。

（ｉｉ）命令レジスタ１２０のＲ３フィールド（こ（よ
、外部割込みを発生させる仮想プロセッサの仮想プロセ
ッサ番号（ＶＰＮＯ）を保持する汎用レジスタ１３５の
レジスタ番号が格納されている。・そこで命令実行回路
１３０内の仮想プロセッサ存在判定回路１３２は、発行
光の仮想プロセッサが存在するか否かを、Ｒ３フィール
ドがレジスタ番号を示す汎用レジスタ１３５の値に対応
する外部割込み保留テーブル２４５のエンｌ−りの■ビ
ットの値に仮想フ。

ロセッサ状態読みだし／書込み回路１３７を用いてアク
セスし、このＶビットが１か否かにより判定（ステップ
１２２０）する。存在しない（即ち、■ビットがＯ）場
合、仮想プロセッサ存在判定回路１３２は、プログラム
状態語ＰＳＷ１１０内の条件コード（ｃｃ：ｃｏｎｄｉ
ｔｉｏｎ　ｃｏｄｅ）に３を設定して５ＩＧＰ命令を終
了（ステップ１２３０）Ｌ、次の命令を実行する。存在
する（即ち、Ｖビットが１）場合、割込み保留判定回路
１３３を起動し、（ｎｉ）へ。

（ｉｉｉ）命令実行回路１３０内の割込み保留判定回路
１３３は、仮想プロセッサ状態読みだし／書込み回路１
３７により５ＩＧＰ命令発行先の仮想プロセッサの外部
割込み保留テーブル２４５のエントりのＰビットにアク
セスし、Ｐビットの値により、外部割込みの保留が既に
あるか否かを判定（ステップ１２０）する。

割込み保留が既にある（即ち、Ｐビットが１）場合には
、割込み保留判定回路１３３は、プログラム状態語ＰＳ
［１０内の条件コード（ＣＣ）に１を設定し、また、命
令レジスタ１２０のＲ１フィールドがレジスタ番号を保
持する汎用レジスタ１３５に外部要求待ちを示す状態情
報を設定して５ＩＧＰ命令の実行を終了（ステップ１．
２５０）する。割込み保留がない（即ち、Ｐビットが０
）場合、割込み保留実行回路１３４を起動しくｉｖ）へ
。

（ｉｖ）命令実行回路１３０内の割込み保留実行口路１
３４は、５ＩＧＰ命令発行先の仮想プロセッサの外部割
込み保留テーブル２４５のエントリに仮想プロセッサ状
態読みだし／書込み回路１３７を用いてアクセスし、該
当エントリのＰビットを１に、また、同エントリの発行
元ＶＰＮＯフィールドに５ＩＧＰ命令を発行した仮想プ
ロセッサの仮想プロセッサ番号（これは、ＳＤアドレス
レジスタ１４０が示す状態記述子２４０内の仮想プロセ
ッサ番号（ＶＰＮＯ）である）を格納する。以上のよう
にして、５ＩＧＰ命令発行先の仮想プロセッサに対して
外部割込みを保留（ステップ１２６０）する。次に命令
実行回路１３０内の割込み保留実行回路１３４は、プロ
グラム状態語ＰＳＷＩＩＯ内の条件コーＦＣＣに０を設
定して、５ＩＧＰ命令の実行を終了（ステップ１２７０
）する。

（２）ＯＳへの外部割込みの処理本実施例では、５ＩＧＰ命令の実行に起因する外部割込
みの保留が実プロセッサ上で走行中の仮想プロセッサに
あるか否かをタイマ１４５および外部割込み保留判定回
路１５０を用いて定期的に判定する点に特徴が有る。

第１図、第３図、第６図及び第７図を用いて、実プロセ
ッサ１００がＯＳへの外部割込みをどのように処理する
かを説明する。ただし、本実施例では、ＶＭ２の仮想プ
ロセッサ番号（ＶＰＮＯ）１の仮想プロセッサが実プロ
セッサ１００上で動作する時の割込みの処理を説明する
が、この仮想プロセッサが計算機内の他の実プロセッサ
上で動作する場合にも、以下に述べるのと同様の処理が
行なわれる。

（ｉ）ＶＭ２（７）仮想プロセッサ番号（ＶＰＮＯ）１
の仮想プロセッサが、実プロセッサ１００上でＯＳの命
令を実行（ステップ１３００）する。一定時間経過後、
タイマ１４５の制御により外部割込み保留判定回路１５
０が起動され、外部割込み保留判定回路１５０内の保留
読みだし起動回路１５１（第６図）が起動され、（］１
）の処理が実行される。本実施例では、（］Ｏ９仮想プロセッサが、実プロセッサ１００」二で走行中は
、定期的に外部割込み保留判定回路１５０内の保留読み
だし起動回路１５１が起動されるものとしたが、仮想プ
ロセッサを解釈実行開始（ＳＩＥ）命令により起動時に
、仮想プロセッサ走行中に外部割込み保留判定回路１５
０内の保留読みだし起動回路１５１を定期的に起動する
か否かの指示を起動指示ビット１７５に設定することも
可能である。

起動指示ビット１７５が１のときに限って保留読みだし
起動回路１５１を能動化することにより、仮想計算機が
１つの仮想プロセッサしか持たないとき、外部割込み保
留判定回路１５０を動作させないようにすることができ
る。

（ｊｉ）外部割込み保留判定回路１５０内の読みだし起
動回路１５１（第６図）は、実プロセッサ１００で走行
中の仮想プロセッサにＳ　ＩＧＰ命令に起因する外部割
込みの保留が有るか否かを、ＳＤアドレスレジスタ１４
０が示す状態記述子２４０内の仮想プロセッサ番号に対
応する外部割込み保留テーブル２４５のエントリを仮想
プロセッサ状態読みだし回路１５２により読みだし、こ
のエントリのＰビットの値により判定（ステップ１３１
０）する。外部割込みの保留がない（即ち、Ｐビットが
Ｏ）ならばタイマ設定回路１５３を起動し、タイマを再
設定（ステップ１３２０）して（ｉ）へ。

外部割込みの保留が有る（即ち、Ｐビットが１）場合、
（ｉｉｉ）へ。

（ｉｉｉ）仮想プロセッサが割込み可能か否かをＡＮＤ
回路１６０（第１図）の出力が１か否かにより判定（ス
テップ１３３０）する。割込み不可（即ち、ＡＮＤ回路
１６０の出力がＯ）ならば（ｉ）へ。割込み可能（即ち
、ＡＮＤ回路１６０の出力が１）ならば、信号線２００
０の出力は１であるのでＡＮＤ回路１６５の出力もＪと
なり、割込み実行回路１７０が起動され、（ｉＶ）の処
理が実行される。

（ｉＶ）割込み実行回路１７０内のＰＳＷ変更回路１７
２（第７図）は、ゲスト主記憶アクセス回路１８０を用
いて、プログラム状態語ＰＳＷＩＩＯの値をＶＭ２の仮
想プロセッサ毎に固有な主記憶２１０内の部外口ＰＳＷ
フィールド２１１に格納し、外部新ＰＳＷフィールド２
１２の値をプログラム状態語ＰＳＩｉｌＩ］０に格納し
、外部割込みを実行（ステップ１３４．０）する。さら
に、割込みパラメータ格納回路１７３は、仮想プロセッ
サ毎に固有なＯＳの主記憶領域である割込みパラメータ
フィールド２１３にゲスト主記憶アクセス回路１８０を
用いてアクセスし、外部割込み保留テーブル２４５に保
持された５ＩＧＰ命令の発行元ＶＰＮＯを格納する。こ
れにより、割込みを受けた仮想プロセッサは、どの仮想
プロセッサが発行した５ＩＧＰ命令により外部割込みが
発生したのかを、識別することができる。

その後、割込み保留リセット回路１７４は、外部割込み
保留テーブル２４５の該当エントりの外部割込み保留情
報であるＰビットをりセット（ステップ１３５０）する
。その後、プログラム状態語ＰＳＷＩＩＯがアドレスを
保持するＶＭ２の外部割込み処理プログラムが実行され
る。

（３）仮想計算機制御プログラムの処理本実施例では、
Ｓ　ＩＧＰ命令の実行に起因する外部割込みの保留が実
プロセッサ上で走行していない仮想プロセッサにあるか
否かを仮想計算機制御プログラムＶＭＣＰ２１５が定期
的に判定し、各仮想プロセッサの走行優先順位を更新し
て、外部割込みを保留する仮想プロセッサを優先的にデ
ィスパッチする点に特徴が有る。

第４図のフローチャートを用いて、第１図に示した仮想
計算機制御プログラムＶＭＣＰ２１５の状態判定プロゲ
ラＡ　２３０およびディスパッチャ２３５の処理を説明
する。

（ｉ）まず、状態判定プログラム２３０は、仮想プロセ
ッサ毎に実プロセッサ１００を含む計算機内の実プロセ
ッサ上で、その仮想プロセッサが現在走行していないか
否かを状態記述子２４０内の情報（図示せず）により判
定（ステップ１４００）する。走行している場合には（
■）へ。走行していない場合には、（屓）へ。

（ｉｌ）仮想プロセッサに５ＩＧＰ命令に起因する外部
割込みの保留が有るか否かを外部割込み保留テーブル２
４５の対応するエン１〜りのＰビットが１か否かにより
判定（ステップ１４１０）する。保留がない（即ち、Ｐ
ビットがＯ）場合には（ｉｉｉ）へ。保留がある（即ち
、Ｐビットが１）場合には、この仮想プロセッサの走行
優先順位を高くする（ステップ１４２０）。

（ｉｉｉ）全仮想プロセッサについて、ステップ１４０
０の判定を実行したか判定（ステップ１４３０）し、残
っている場合にはその仮想プロセッサについて、（ｊ）
を実行する。残っていない場合には、（ｉＶ）へ。

（ｉｖ）タイマを再設定（ステップ１４４０）する。

（このタイマの割込みにより、上記（ｉ）からの処理を
実行する。タイマの設定は、計算機全体として定期的に
（ｉ）からの処理が実行されるように設定すれば十分で
ある。即ち、複数の実プロセッサが計算機内にある場合
、各実プロセッサにおいて定期的（ｉ）からの処理を行
なう必要はない。）その後、ディスパッチャ２３５は、
走行優先順位の高い仮想プロセッサを選択（ステップ１
４５０）Ｌ、て、選択した仮想プロセッサを解釈実行開
始命令（Ｓ　Ｉ　Ｅ）によりディスパッチ（ステップ１
４６０）する。ディスパッチ後、仮想プロセッサに５Ｉ
ＧＰ命令に起因する外部割込みの保留が有れば、上記（
２）の処理により仮想プロセッサに外部割込みが実行さ
れる。

以上述べたように、本実施例によれば、５ＩＧＰ命令に
起因する外部割込みを不当に遅らすことなく、また、仮
想計算機制御プログラムが介在することなく仮想プロセ
ッサに実行可能となる。

〔発明の効果〕

本発明によれば、５ＩＧＰ命令に起因する外部割込みを
不当に遅らすことなく、また、仮想計算機制御プログラ
ムが介在することなく仮想プロセッサに実行可能な仮想
計算機システムを提供することができる。

【図面の簡単な説明】

第１図は本発明を適用した仮想計算機システムの構成図
、第２図は本発明を適用した５ＩＧＰ命令の処理を説明
するフローチャート、第３図は本発明を適用したＯＳへ
の外部割込みの処理を説明するフローチャート、第４図
は本発明を適用した仮想計算機制御プログラムの処理を
説明するフローチャート、第５図は第１図における命令
実行回路の構成を示すブロック図、第６図は第１図にお
ける外部割込み保留判定回路の構成を示すブロック図、
第７図は第１図における割込み実行回路の構成を示すブ
ロック図である。１００・・・実プロセッサ、１４５・・・タイマ、１５
０・・外部割込み保留判定回路、２００・・・主記憶装
置、２３０・・・状態判定プログラム、２４５・・・外
部割込第図１ρρ実フＤＤｔツツ“ 。７１７ニニ；；；シ回亮、　　　　、／ドーニＬ＝＝
７−丁り第図

Claims

【特許請求の範囲】１、１つ以上の実プロセッサを有する１台の計算機上で
、各々に１つ以上の仮想プロセッサが割当てられている
複数のＯＳが走行する複数ＯＳ走行システムにおいて、前記複数の内のあるＯＳが第１の仮想プロセッサで発行
した同一ＯＳに割当てられた第２の仮想プロセッサへの
プロセッサ間通信命令に応じて、前記第２の仮想プロセ
ッサに外部割込みを保留する保留手段と、前記１つ以上の実プロセッサの内の実プロセッサで走行
中の仮想プロセッサにおける外部割込み保留の有無を定
期的に判定する判定手段と、前記判定手段が外部割込み
保留を検知し、かつ、前記走行中の仮想プロセッサが外
部割込み可能であることに応じて、前記仮想プロセッサ
に外部割込みを実行する実行手段を有する複数ＯＳ走行
システムにおけるプロセッサ間通信の実行装置。２、特許請求の範囲第１項記載の複数ＯＳ走行システム
におけるプロセッサ間通信の実行を行なう方法において
、前記複数のＯＳの走行を制御する制御プログラムが、前記１つ以上の実プロセッサのどの実プロセッサにおい
ても走行中でない仮想プロセッサにおける前記外部割込
みの保留の有無を定期的に判定するステップと、前記外部割込み保留する仮想プロセッサをディスパッチ
するステップを有する複数ＯＳ走行システムにおけるプ
ロセッサ間通信の実行方法。