JPS6394339A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPS6394339A JPS6394339A JP24091486A JP24091486A JPS6394339A JP S6394339 A JPS6394339 A JP S6394339A JP 24091486 A JP24091486 A JP 24091486A JP 24091486 A JP24091486 A JP 24091486A JP S6394339 A JPS6394339 A JP S6394339A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- instruction
- data
- save area
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 51
- 238000004088 simulation Methods 0.000 claims abstract description 4
- 239000013256 coordination polymer Substances 0.000 claims description 27
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は仮想計算機システムに関し、特に仮想計算機シ
ステムにおいてオペレーティングシステム（以下、Ｏ８
と記す。）の実行中に発生した例外、または割込みに対
する処理に関する。
ステムにおいてオペレーティングシステム（以下、Ｏ８
と記す。）の実行中に発生した例外、または割込みに対
する処理に関する。
（従来の技術）
一般に、仮想計算機システムではＯ８にすべての命令の
実行を許しているわけではないため、入出力動作を指定
する命令のような特別な命令を実行しようとする場合に
は、例外（フォルト）が発生する。また、実計算機シス
テムにおける場合と同様に、入出力動作の完了、制御盤
のスイッチの故障、レジスタのオーバーフローや故障な
どにもとづいて、・・−ドウエアに割込みが発生する。
実行を許しているわけではないため、入出力動作を指定
する命令のような特別な命令を実行しようとする場合に
は、例外（フォルト）が発生する。また、実計算機シス
テムにおける場合と同様に、入出力動作の完了、制御盤
のスイッチの故障、レジスタのオーバーフローや故障な
どにもとづいて、・・−ドウエアに割込みが発生する。
これらの例外や割込みにおいては、一度制御プログラム
（以下、ＣＰと記述する。）によシミュレートされ、そ
の後で制御権がＯ８に戻される。
（以下、ＣＰと記述する。）によシミュレートされ、そ
の後で制御権がＯ８に戻される。
従来の仮想計算機システムにおいては、このような場合
に、まずＯ８はそのときのデー】処理装置の状態をＣＰ
＃こよって管理する第１の退避領域に退避してシステム
をＣＰモードにセットする。
に、まずＯ８はそのときのデー】処理装置の状態をＣＰ
＃こよって管理する第１の退避領域に退避してシステム
をＣＰモードにセットする。
そこで、ＣＰによって例外または割込みをシミュレート
し、フォルト処理が必要な場合には第１の退避領域のデ
ータをＯ８が管理する第２の退避領域に移す。この後、
さらにフォルト処理が不要な場合にはシミュレーション
を実行した後、直ちに第１の退避領域のデータをデータ
処理装置内のレジスタに格納してＯＳモードとし、当該
Ｏ８を起動するソフトウェア命令を実行するようにして
いる。
し、フォルト処理が必要な場合には第１の退避領域のデ
ータをＯ８が管理する第２の退避領域に移す。この後、
さらにフォルト処理が不要な場合にはシミュレーション
を実行した後、直ちに第１の退避領域のデータをデータ
処理装置内のレジスタに格納してＯＳモードとし、当該
Ｏ８を起動するソフトウェア命令を実行するようにして
いる。
（発明が解決しようとする問題点）
上述した従来の仮想計算機システムにおいて、Ｏ８によ
るフォルト処理を必要とする場合に第１の退避領域のデ
ータを第２の退避領域に移す動作は、上述したソフトウ
ェア命令によってサポートされていないため、ＣＰによ
って行う必要がある。
るフォルト処理を必要とする場合に第１の退避領域のデ
ータを第２の退避領域に移す動作は、上述したソフトウ
ェア命令によってサポートされていないため、ＣＰによ
って行う必要がある。
しかし、この動作には多数のソフトウェア命令を必要と
するので、ＣＰのオーバヘッドが増加スるという問題点
がある。
するので、ＣＰのオーバヘッドが増加スるという問題点
がある。
本発明の目的は、Ｏ８制御のもとにフォルト、または割
込み処理の実行を必要とするようなフォルト、または割
込みが発生し九ときに、ＳＶＭＯＳ命令のみによってこ
のデータ転送を含めてＣＰモードでの全処理を実行する
ことによって上記欠点を除去し、オーバヘッドの増加が
ないように構成した仮想計算機システムを提供すること
におる。
込み処理の実行を必要とするようなフォルト、または割
込みが発生し九ときに、ＳＶＭＯＳ命令のみによってこ
のデータ転送を含めてＣＰモードでの全処理を実行する
ことによって上記欠点を除去し、オーバヘッドの増加が
ないように構成した仮想計算機システムを提供すること
におる。
（問題点を解決するための手段）
本発明による仮想計算機システムは少なくともデータ処
理装置と、第１および第２の退避領域を有する主記憶装
置とを備えた計算機システム上で、複数のＯ８の実行を
制御する制御プログラムを有するものである。上記にお
いて、データ処理装置はモードレジスタと、メモリアク
セス手段と、命令レジスタと、処理手段とを備えて構成
されてい゛る。
理装置と、第１および第２の退避領域を有する主記憶装
置とを備えた計算機システム上で、複数のＯ８の実行を
制御する制御プログラムを有するものである。上記にお
いて、データ処理装置はモードレジスタと、メモリアク
セス手段と、命令レジスタと、処理手段とを備えて構成
されてい゛る。
モードレジスタはＯ８を実行するＯＳモードと、制御プ
ログラムを実行するＣＰモードとを指定する。
ログラムを実行するＣＰモードとを指定する。
メモリアクセス手段は、ＯＳモード時に例外または割込
みが発生すると、データ処理装置は、そのときの状態を
制御プログラムによって管理された第１の退避領域に退
避してＣＰモードにする。
みが発生すると、データ処理装置は、そのときの状態を
制御プログラムによって管理された第１の退避領域に退
避してＣＰモードにする。
命令レジスタは、制御プログラムが例外、または割込み
のシミュレーションを実行した後に、ＳＶＭＯ３命令を
一つ指定する。
のシミュレーションを実行した後に、ＳＶＭＯ３命令を
一つ指定する。
処理手段は、Ｓ Ｖ Ｍ ＯＳ命令の指定により、第１
の退避領域のデータを命令レジスタに格納し、その後で
データ処理装置をＯＳモードに復元させてＯ８を起動す
るか、または第１の退避領域のデータを命令レジスタに
格納し、さらに第１の退避領域のデータをＯ８によって
管理された第２の退避領域に移送した後に、データ処理
装置をＯＳモードに復元させてＯ８の例外、または割込
み処理を起動する。
の退避領域のデータを命令レジスタに格納し、その後で
データ処理装置をＯＳモードに復元させてＯ８を起動す
るか、または第１の退避領域のデータを命令レジスタに
格納し、さらに第１の退避領域のデータをＯ８によって
管理された第２の退避領域に移送した後に、データ処理
装置をＯＳモードに復元させてＯ８の例外、または割込
み処理を起動する。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による仮想計算機システムを実現する
一実施例を示すフローチャートである。
一実施例を示すフローチャートである。
第２図は、本発明を実現するハードウェアの構成実施例
を示すブロック図である。第２図において、】は主記憶
装置、２はデータ処理装置、１１゜１２はそれぞれ第１
および第２の退避領域、２】。
を示すブロック図である。第２図において、】は主記憶
装置、２はデータ処理装置、１１゜１２はそれぞれ第１
および第２の退避領域、２】。
２３はそれぞれ命令レジスタおよびモードレジスタ、２
２はメモリアクセス手段、２４は処理手段である。
２はメモリアクセス手段、２４は処理手段である。
第８図および第４図は、それぞれ本実施例のソフトウェ
ア環境、および概略フローチャートを示す説明図である
。
ア環境、および概略フローチャートを示す説明図である
。
まず、第３図を参照すると、本実施例のソフトウェアは
ホストＯ８の制御の下にＣＰあるいはジョブを実行し、
さらにＣＰの制御の下に複数のゲストＯ８を実行し、ゲ
ストＯ８の制御の下にジョブを実行できるような多層レ
ベル構成となっている。
ホストＯ８の制御の下にＣＰあるいはジョブを実行し、
さらにＣＰの制御の下に複数のゲストＯ８を実行し、ゲ
ストＯ８の制御の下にジョブを実行できるような多層レ
ベル構成となっている。
次に、第２図を参照すると、本実施例のノ・−ドウエア
はデータ処理装置２と、主記憶装置１とを備えている。
はデータ処理装置２と、主記憶装置１とを備えている。
データ処理装置２は処理手段２４と、メモリアクセス手
段２２と、命令レジスタ２１と、モードレジスタ２３と
を具備し、主記憶装置ｌは第１の退避領域１１と、第２
の退避領域２１とを具備している。
段２２と、命令レジスタ２１と、モードレジスタ２３と
を具備し、主記憶装置ｌは第１の退避領域１１と、第２
の退避領域２１とを具備している。
データ処理装置２は、モードレジスタ２３に設定逼れる
ＯＳモード、おるいはＣＰモードに対応してＯ８１ある
いはＣＰを実行できるようになっている。第２図におい
ては説明を簡単化するため、データ処理装ｆ２は一つで
あると仮定しているが、複数個であってもよい。複数個
のデータ処理装置が置かれている場合には、それぞれに
対応して第１の退避領域】１、および第２の退避領域１
２を主記憶装置１に設ける必要がある。
ＯＳモード、おるいはＣＰモードに対応してＯ８１ある
いはＣＰを実行できるようになっている。第２図におい
ては説明を簡単化するため、データ処理装ｆ２は一つで
あると仮定しているが、複数個であってもよい。複数個
のデータ処理装置が置かれている場合には、それぞれに
対応して第１の退避領域】１、および第２の退避領域１
２を主記憶装置１に設ける必要がある。
第１の退避領域１１と第２の退避領域１２とは、それぞ
れＣＰとＯ８とによって管理され、データ処理装置２の
内部で使用されるデータの退避領域として作用する。そ
の内容は、メモリアクセス手段２２によって通常のデー
タエリアと同様にして読出し／書込みされる。
れＣＰとＯ８とによって管理され、データ処理装置２の
内部で使用されるデータの退避領域として作用する。そ
の内容は、メモリアクセス手段２２によって通常のデー
タエリアと同様にして読出し／書込みされる。
処理手段２４は、データ処理装置２において命令を実行
する手段でｐ）シ、モードレジスタ２３によるモード指
定と命令レジスタ２１に設定される命令とに応じて、適
時１乙メモリアクセス手段２２によって主記憶装置１を
アクセスしながらＯ８，またはｃｐを実行していく。
する手段でｐ）シ、モードレジスタ２３によるモード指
定と命令レジスタ２１に設定される命令とに応じて、適
時１乙メモリアクセス手段２２によって主記憶装置１を
アクセスしながらＯ８，またはｃｐを実行していく。
第４図は、Ｏ８とＣＰとの関係の概略を示す説明図であ
る。Ｏ８制御の下でデータ処理装置２がジョブを実行し
ているときに、前述のような７オルト、あるいは割込み
が発生すると、データ処理装置２はＣＰモードとなって
ＣＰを実行するようになる。このなかで、フォルト、あ
るいは割込みに対するシミュレーションが行われ、その
後で本発明によって新設されたＳＶＭＯＳ命令が実行嘔
れる。
る。Ｏ８制御の下でデータ処理装置２がジョブを実行し
ているときに、前述のような７オルト、あるいは割込み
が発生すると、データ処理装置２はＣＰモードとなって
ＣＰを実行するようになる。このなかで、フォルト、あ
るいは割込みに対するシミュレーションが行われ、その
後で本発明によって新設されたＳＶＭＯＳ命令が実行嘔
れる。
ＳＶＭＯＳと＋：ｔスタート、ハーチャル、マシン、オ
ペレーティング、システムモードの意味であり、ＳＶＭ
ＯＳ命令は仮想計算機システムとしてＯ８の実行を開始
する命令である。本命令の形式は、命令コードとタグと
から成シ、ＣＰからＯ８に制御権が移るときに以前のジ
ョブの続きを即時に引継いで実行するか、あるいはフォ
ルト、あるいは割込みの処理を実行してから、以前のジ
ョブの続きを引継ぐかをタグによって指定できる。
ペレーティング、システムモードの意味であり、ＳＶＭ
ＯＳ命令は仮想計算機システムとしてＯ８の実行を開始
する命令である。本命令の形式は、命令コードとタグと
から成シ、ＣＰからＯ８に制御権が移るときに以前のジ
ョブの続きを即時に引継いで実行するか、あるいはフォ
ルト、あるいは割込みの処理を実行してから、以前のジ
ョブの続きを引継ぐかをタグによって指定できる。
次に、第１図を参照して本実施例を詳細に説明する。
データ処理装置２がＯ８制御のもとにジョブを実行（ス
テップ■）中に、フォルトまたは割込みが発生する（ス
テップ■）と、処理手段２４はデータ処理装置２の状態
を第１の退避領域１１へ退避（ステップ■）して、モー
ドレジスタ２３ｔ−ＣＰモードに変更（ステップ■）し
、ＣＰを起動（ステップ■）する。
テップ■）中に、フォルトまたは割込みが発生する（ス
テップ■）と、処理手段２４はデータ処理装置２の状態
を第１の退避領域１１へ退避（ステップ■）して、モー
ドレジスタ２３ｔ−ＣＰモードに変更（ステップ■）し
、ＣＰを起動（ステップ■）する。
ＣＰはフォルト、または割込みのシミュレーションを行
った（ステップ■）後、第 図の点線で囲まれたステッ
プ■〜＠から成るＳＶＭＯＳ命令を実行する。フォルト
の発生原因が前述のようにＯ８に開放されていない命令
の実行をＣＰに委ねる場合には、ＳＶＭＯＳ命令のタグ
には、％００１を指定し、七九以外のすべての場合には
％Ｉ Ｘ １（×は％ＯＩまたは１１１）を指定する。
った（ステップ■）後、第 図の点線で囲まれたステッ
プ■〜＠から成るＳＶＭＯＳ命令を実行する。フォルト
の発生原因が前述のようにＯ８に開放されていない命令
の実行をＣＰに委ねる場合には、ＳＶＭＯＳ命令のタグ
には、％００１を指定し、七九以外のすべての場合には
％Ｉ Ｘ １（×は％ＯＩまたは１１１）を指定する。
ＳＶＭＯ３命令においては、処理手段２４は、まず第１
の退避領域１１のデータ（ステップ■で退避したデータ
）をデータ処理装置２ヘロード（ステップ■）する。
の退避領域１１のデータ（ステップ■で退避したデータ
）をデータ処理装置２ヘロード（ステップ■）する。
このとき、ＳＶＭＯＳ命令のタグが％ＯＯｌであればス
テップ■からステップ■に移シ、モードレジスタ２３を
ＯＳモードに変更する。そこで、ＣＰはＯＳを起動し、
データ処理装置！ｔ２はＯＳの制御のもとにジョブを実
行（ステップ０）する。
テップ■からステップ■に移シ、モードレジスタ２３を
ＯＳモードに変更する。そこで、ＣＰはＯＳを起動し、
データ処理装置！ｔ２はＯＳの制御のもとにジョブを実
行（ステップ０）する。
このときのジョブステップは、ステップ■においてフォ
ルトが発生したときのジョブステップに続くもので６り
、以後、ジョブを続行していく。
ルトが発生したときのジョブステップに続くもので６り
、以後、ジョブを続行していく。
また、ＳＶＭＯＳ命令のタグが１×１１であれば、ステ
ップ■からステップ■、■を経てステップ＠に移す、ス
テップＯからステップ０を経てステップＯに至る。ステ
ップ■においては、第１の退避領域１１のデータを第２
の退避領埴】２へ退避するが、これはステップ０におけ
るｏｓ副制御もとに行われるフォルト、または割込み処
理の実行に備えるだめのものである。
ップ■からステップ■、■を経てステップ＠に移す、ス
テップＯからステップ０を経てステップＯに至る。ステ
ップ■においては、第１の退避領域１１のデータを第２
の退避領埴】２へ退避するが、これはステップ０におけ
るｏｓ副制御もとに行われるフォルト、または割込み処
理の実行に備えるだめのものである。
（発明の効果）
本発明は以上説明したように、Ｏ８制御のもとζこフォ
ルト、または割込み処理の実行を必要とするようなフォ
ルト、または割込みが発生したときに、５ｖｈｘｏｓ命
令のみによって、このデータ転送を含めてＣＰモードで
の全処理を実行することによシ、ＣＰのオーバーヘッド
を軽減でき、仮想計算機システムの性能を向上させるこ
とができるという効果がある。
ルト、または割込み処理の実行を必要とするようなフォ
ルト、または割込みが発生したときに、５ｖｈｘｏｓ命
令のみによって、このデータ転送を含めてＣＰモードで
の全処理を実行することによシ、ＣＰのオーバーヘッド
を軽減でき、仮想計算機システムの性能を向上させるこ
とができるという効果がある。
第１図は、本発明による仮想計算機システムの一実施例
ｒ示す説明図である。 第２図は、第１図に示す本実施例を構成するノ・−ドウ
エアを示すブロック図である。 第８図および第４図は、ソフトウェア環境および本実施
例の概略をそれぞれ示す説明図である。 １・・・主記憶装置 ２・・・データ処理装置 １１．１２・・・退避領域 ２１．２３・・・レジスタ ２２・・・メモリアクセス手段 ２４・・・処理手段
ｒ示す説明図である。 第２図は、第１図に示す本実施例を構成するノ・−ドウ
エアを示すブロック図である。 第８図および第４図は、ソフトウェア環境および本実施
例の概略をそれぞれ示す説明図である。 １・・・主記憶装置 ２・・・データ処理装置 １１．１２・・・退避領域 ２１．２３・・・レジスタ ２２・・・メモリアクセス手段 ２４・・・処理手段
Claims (1)
- 少なくともデータ処理装置と第１および第２の退避領域
を有する主記憶装置とを備えた計算機システム上で複数
オペレーティングシステムの実行を制御する制御プログ
ラムを有する仮想計算機システムにおいて、前記データ
処理装置は前記オペレーティングシステムを実行するＯ
Ｓモードと前記制御プログラムを実行するＣＰモードを
指定するためのモードレジスタと、前記ＯＳモード時に
例外または割込みが発生すると、そのときの状態を例外
、または割込みの種類に応答して前記制御プログラムに
よつて管理された前記第１の退避領域に退避してＣＰモ
ードにするためのメモリアクセス手段と、前記制御プロ
グラムによつて前記例外、または割込みのシュミレーシ
ョンを実行した後にＳＶＭＯＳ命令を指定するための命
令レジスタと、前記第１の退避領域のデータを前記命令
レジスタに格納した後に前記ＯＳモードに復元させて当
該オペレーティングシステムを起動するか、または前記
第１の退避領域のデータを前記命令レジスタに格納する
とともに、前記第１の退避領域のデータを前記オペレー
ティングシステムによつて管理された前記第２の退避領
域に移送した後に前記ＯＳモードに復元させて前記オペ
レーティングシステムの例外、または割込みの処理を起
動するための処理手段とを具備して構成したことを特徴
とする仮想計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24091486A JPS6394339A (ja) | 1986-10-09 | 1986-10-09 | 仮想計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24091486A JPS6394339A (ja) | 1986-10-09 | 1986-10-09 | 仮想計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6394339A true JPS6394339A (ja) | 1988-04-25 |
Family
ID=17066541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24091486A Pending JPS6394339A (ja) | 1986-10-09 | 1986-10-09 | 仮想計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394339A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009002272A (ja) * | 2007-06-22 | 2009-01-08 | Honda Motor Co Ltd | 自動二輪車用パワーユニット |
-
1986
- 1986-10-09 JP JP24091486A patent/JPS6394339A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009002272A (ja) * | 2007-06-22 | 2009-01-08 | Honda Motor Co Ltd | 自動二輪車用パワーユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| JPH0430053B2 (ja) | ||
| JPH0544054B2 (ja) | ||
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US5018064A (en) | Virtual computer system | |
| JPS6394339A (ja) | 仮想計算機システム | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH0192843A (ja) | データ処理装置 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JP2866588B2 (ja) | 処理プロセス間で制御の移転を行うシステムおよび方法 | |
| JPS6359633A (ja) | 仮想計算機システム | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS6314241A (ja) | メモリ拡張方式 | |
| JPH0212530A (ja) | データ処理方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS62276634A (ja) | 仮想計算機システム | |
| JP3054472B2 (ja) | マルチタスクシステムにおける障害処理方法 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JP2835896B2 (ja) | テストプログラムの実行制御方式 |